今天看《集成電路時(shí)序分析與建?!分锌吹竭@么一個(gè)知識(shí)點(diǎn),覺(jué)得有點(diǎn)意思,就記錄下來(lái),與大家一起分享。
先看 如下電路圖:
左邊的電路圖是需要分析的電路,我們的目的是要對(duì)此電路進(jìn)行時(shí)序分析,那首先要找到該電路需要分析的時(shí)序路徑,既然找路徑,那找到時(shí)序分析的起點(diǎn)與終點(diǎn)即可。
尋找時(shí)序路徑的起點(diǎn)和終點(diǎn)的原則如下:
起點(diǎn):
設(shè)計(jì)邊界的數(shù)據(jù)輸入端口或信號(hào)輸入端口;如上圖右邊的I0,I1;
時(shí)序元件(一般指DFF)的輸出,例如上圖右邊的11,13,15;
存儲(chǔ)單元的數(shù)據(jù)輸出,其實(shí)這和第2條一致,時(shí)序單元也是存儲(chǔ)單元,例如DFF,但這里的存儲(chǔ)單元一般指存儲(chǔ)器,例如RAM等;
終點(diǎn):
時(shí)序單元的數(shù)據(jù)輸入,例如上圖右邊的10,12,14;
存儲(chǔ)單元的數(shù)據(jù)輸入,類(lèi)似于時(shí)序單元,但更多指存儲(chǔ)器等,例如RAM等;
設(shè)計(jì)邊界的輸出Q0,Q1,Q2;
根據(jù)上述原則即可得到,時(shí)序分析的起點(diǎn)(最左邊)和終點(diǎn)(最右邊):
時(shí)序路徑
中間經(jīng)過(guò)的節(jié)點(diǎn)都可認(rèn)為是延遲單元。
實(shí)際進(jìn)行時(shí)序分析時(shí),可不必每次都這么轉(zhuǎn)換,但是不得不說(shuō),這種理論化的方式可以讓你的分析更具理論支撐,見(jiàn)多了熟悉了之后便可更快速的識(shí)別時(shí)序路徑。這是分析的第一步,祝入門(mén)快樂(lè)。
審核編輯 :李倩
-
集成電路
+關(guān)注
關(guān)注
5395文章
11639瀏覽量
363515 -
時(shí)序
+關(guān)注
關(guān)注
5文章
392瀏覽量
37449
原文標(biāo)題:【靜態(tài)時(shí)序分析】如何尋找時(shí)序路徑的起點(diǎn)與終點(diǎn)
文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
億緯鋰能榮獲雙項(xiàng)起點(diǎn)金鼎獎(jiǎng)
使用霍爾效應(yīng)傳感器針對(duì)篡改和移動(dòng)終點(diǎn)位置檢測(cè)實(shí)現(xiàn)限制檢測(cè)
![使用霍爾效應(yīng)傳感器針對(duì)篡改和移動(dòng)<b class='flag-5'>終點(diǎn)</b>位置檢測(cè)實(shí)現(xiàn)限制檢測(cè)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
鎖存器的基本輸出時(shí)序
時(shí)序邏輯電路有記憶功能嗎
時(shí)序邏輯會(huì)產(chǎn)生鎖存器嗎
起點(diǎn),經(jīng)過(guò)點(diǎn),終點(diǎn),三點(diǎn)xyz,畫(huà)三維圓弧。
電源時(shí)序器屬于控制繼電器嗎
電源時(shí)序器輸出電壓多少伏
電源時(shí)序器的原理及使用方法是什么
FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂
Xilinx FPGA編程技巧之常用時(shí)序約束詳解
FPGA工程的時(shí)序約束實(shí)踐案例
![FPGA工程的<b class='flag-5'>時(shí)序</b>約束實(shí)踐案例](https://file1.elecfans.com/web2/M00/DE/53/wKgZomYvCOiABiNDAAAWtbtCoV0187.png)
評(píng)論