關(guān)于RISC和CISC處理器的區(qū)別，大多數(shù)人會(huì)認(rèn)為是一些特性、指令，或者是晶體管數(shù)量的差異。但實(shí)際上兩者之間的差別不能簡單地一概而論。

少量指令并不意味著RISC

首先，我們需要摒棄一些非常明顯的誤解。因?yàn)镽ISC的意思是簡化指令集計(jì)算機(jī)（Reduced Instruction Set Computer），所以很多人認(rèn)為RISC處理器只是一個(gè)沒有多少指令的CPU。如果是這樣的話，那么6502處理器將是有史以來最RISCy的處理器之一，它只有56條指令。甚至英特爾8086也可以算作RISC處理器，因?yàn)樗挥?1條指令。即使是后來的Intel 80286也只有大約100條指令。

像AVR這樣簡單的8位RISC處理器有78條指令。如果您看看最早的32位RISC處理器之一，比如PowerPC 601(1993年發(fā)布)，它有273個(gè)指令。

MIPS32指令集來源于伯克利的原始RISC處理器，它也有200多條指令。

我們可以將其與CISC 32位處理器(如80386)進(jìn)行比較，后者只有略多于170條指令。差不多時(shí)間亮相的MIPS R2000處理器在大約有92條指令。

也就是說，類似x86指令集、奔騰指令集、6502指令集、MIPS R2000指令集一開始都具有很少指令集，但它們都不是RISC處理器。

少數(shù)晶體管并不意味著RISC

所以讓我們得出結(jié)論，我們不能根據(jù)晶體管或指令數(shù)量區(qū)分RISC或CISC芯片。但是問題仍然存在，到底是什么是RISC微處理器或CISC微處理器?

RISC和CISC是不同的晶體管預(yù)算理念

• 使用晶體管增加更多的緩存

• 更多的CPU寄存器

• 更好的管道

• 更好的分支預(yù)測

• 超標(biāo)量體系結(jié)構(gòu)的體系結(jié)構(gòu)

• 添加更多的指令解碼器

• 亂序執(zhí)行

• Macro-operation融合

• 壓縮指令

因此，設(shè)計(jì)一個(gè)好的RISC指令集(ISA)的一個(gè)關(guān)鍵目標(biāo)是使設(shè)計(jì)不妨礙未來的微架構(gòu)優(yōu)化。

CISC設(shè)計(jì)理念的問題

這應(yīng)該會(huì)給你一些關(guān)于RISC和CISC區(qū)別的線索。

一個(gè)RISC處理器設(shè)計(jì)的優(yōu)先級(jí)

RISC的理念導(dǎo)致了不斷出現(xiàn)的特殊設(shè)計(jì)選擇，這讓我們能夠討論在比較RISC和CISC處理器時(shí)所觀察到的更具體的差異。讓我們看看這些。

現(xiàn)代RISC和CISC處理器的特點(diǎn)

; 68k Assembly code
MOVE.B 4, 12 ; mem[4] → mem[12]
MOVE.B (A1), (A2) ; mem[A1] → mem[A2]

在RISC處理器中的算術(shù)邏輯單元(ALU)只能從寄存器而不是內(nèi)存中獲取輸入。

加載/存儲(chǔ)體系結(jié)構(gòu)

; 68k assembly
ADD.L D3, 4(A2) ; D3 + mem[4 + A2] → mem[4 + A2]

# RISC-V assembly
LW x4, 4(x2) # x4 ← mem[x2+4]
ADD x3, x4, x3 # x3 ← x4 + x3
SW x3, 4(x2) # x3 → mem[x2+4]

; 68k assembly
ADD.L 400, D4 ; mem[400] + D4 → D4

但即使是這樣一個(gè)看似簡單的操作也需要多個(gè)RISC指令。

# RISC-V assembly
LW x2, 400(x0) # x3 ← mem[x0 + 400]
ADD x4, x4, x3 # x4 ← x4 + x3

在很多RISC設(shè)計(jì)中，x0寄存器總是0，這意味著即使你只對(duì)絕對(duì)內(nèi)存地址感興趣，你也可以始終使用偏移加基寄存器的形式。雖然這些偏移量看起來與您在68k上所做的非常相似，但它們的限制要大得多，因?yàn)槟偸切枰m合一個(gè)32位字。使用68k，可以給ADD.L一個(gè)完整的32位地址。你不能用RISC-V LW和SW。獲得完整的32位地址是相當(dāng)麻煩的。假設(shè)您希望從32位地址:0x00042012加載數(shù)據(jù)，則必須分別加載上面的20位和下面的12位，以形成一個(gè)32位地址。

# RISC-V assembly
LUI x3, 0x42 # x3[31:12] ← 0x42 put in upper 20-bits
ADDI x3, x3, 0x12 # x3 ← x3 + x3 + 0x12
LW x4, 0(x3) # x4 ← mem[x3+0]

實(shí)際上這可以簡化為：LUI x3, 0x42 LW x4, 0x12(x3)

# RISC-V assembly with pseudo instructions
LI x3, 0x00042012 # Expands to a LUI and ADDI
LW x4, 0(x3)

總而言之：雖然加載/存儲(chǔ)體系結(jié)構(gòu)使編寫匯編代碼變得更麻煩，但它允許我們保持每個(gè)指令為32位長。這意味著創(chuàng)建一個(gè)可以并行解碼多個(gè)指令的超標(biāo)標(biāo)量微體系結(jié)構(gòu)需要更少的晶體管來實(shí)現(xiàn)。流水線化每條指令變得更容易，因?yàn)樗鼈冎械拇蠖鄶?shù)可以適合經(jīng)典的5步RISC流水線。

RISC處理器有很多寄存器

// C code
int data[4] = {4, 8, 1, 2, -1};
int *src = data;
while (*xs > 0)
*dst++ = *src++;

; 68k assembly
MOVE.L (A0)+,(A1)+ ; mem[A1++] → mem[A2++]

復(fù)雜性的RISC/CISC視角

最終在1993/1994年出現(xiàn)了速度更快的CISC處理器，如68060和Pentium。但與此同時(shí)出現(xiàn)了MIPS R8000，它是一種可以并行解碼4條指令的超標(biāo)量結(jié)構(gòu)。奔騰處理器每個(gè)時(shí)鐘周期只能解碼2條指令。

所以我們可以看到RISC的設(shè)計(jì)者們是如何喜歡花哨的微架構(gòu)而不是花哨的指令的。

Arm vs RISC-V設(shè)計(jì)理念