2nm、GAA、3D封裝、chiplet、異構(gòu)....近年來，隨著半導(dǎo)體工藝的進步，單顆IC的晶體管數(shù)量已經(jīng)從百億向千億甚至萬億數(shù)量發(fā)展，功能復(fù)雜需求也讓單顆IC也集成了越來越多的IP，此外 ，工藝的進步也帶來了制造商良率的問題，這都給IC設(shè)計師帶來了極大的挑戰(zhàn)，一方面要應(yīng)付工藝、復(fù)雜度提升帶來的設(shè)計難度挑戰(zhàn)，另外還要應(yīng)付time-to-market帶來的效率壓力。

而熟悉IC設(shè)計的人都知道，過去十年中，IC設(shè)計中仿真驗證成本的增長速度遠高于設(shè)計成本。數(shù)據(jù)表明，包括工程師、軟件、硬件在內(nèi)的驗證資源占到整個前端設(shè)計的70%，而設(shè)計本身只占30%，所以仿真驗證在整個集成電路行業(yè)當(dāng)中的占比會越來越高，而且隨著工藝的升級，所占比還在提升（如上圖所示），所以要確保芯片高效開發(fā)，就要提升仿真驗證的效率。

5月31日，在電子創(chuàng)新網(wǎng)旗下芯英雄聯(lián)盟直播頻道舉辦的《EDA仿真最新趨勢和效率提升》線上直播活動中，華為數(shù)據(jù)存儲半導(dǎo)體行業(yè)解決方案架構(gòu)師施鉆專和概倫電子研發(fā)副總裁方君分享了提升EDA仿真效率一些做法。

1、華為存儲四大舉措提升EDA仿真效率

施鉆專指出，目前，EDA仿真平臺面臨幾個困境，一個是面對混合型業(yè)務(wù)，存儲更容易成為瓶頸。這是因為EDA仿真主要分前端業(yè)務(wù)和后端業(yè)務(wù)。前端業(yè)務(wù)主要以RTL編碼仿真為主，數(shù)據(jù)特點基本都是KB級別的小文件，并且主要是8KB左右的文件為主，超過60%以上都是元數(shù)據(jù)讀寫，這類場景針對存儲的要求就是更高的OPS性能訴求。后端業(yè)務(wù)，主要以綜合優(yōu)化仿真、編譯網(wǎng)表及網(wǎng)表測試為主，主要是GB級別的大文件寫場景，這類場景對存儲性能要求帶寬更高。

EDA仿真平臺面臨的另個困境是解決方案不匹配或者不會用，表現(xiàn)在：

1、服務(wù)器本地盤方案資源利用率低投資浪費，表現(xiàn)為項目組間資源無法調(diào)度無法共享；Temp文件增長迅速服務(wù)器容量受限容易爆盤；無專業(yè)存儲企業(yè)特性，易用性差；數(shù)據(jù)安全無法保障等。

2、共享存儲方案選型不對、導(dǎo)致仿真性能差影響研發(fā)進度。主要表現(xiàn)為分布式文件系統(tǒng)分片機制只適合大文件大帶寬場景、萬億海量KB級小文件性能不足，存儲時延高，仿真卡頓、Lustre等文件系統(tǒng)需MDS等額外元數(shù)據(jù)節(jié)點服務(wù)器，增加故障點、高負載下刪除時，EDA軟件卡頓等。

3、專業(yè)存儲不會規(guī)劃使用，具體表現(xiàn)為不懂如何確保仿真業(yè)務(wù)不中斷、關(guān)鍵仿真任務(wù)高效執(zhí)行、不懂如何確保高價值數(shù)據(jù)安全性？不懂如何實現(xiàn)業(yè)務(wù)安全隔離、不懂如何在有限的存儲空間實現(xiàn)價值最大化，這樣會導(dǎo)致資源利用率低、投資浪費等。

針對這樣的痛點，華為存儲是如何提升EDA仿真效率的呢？施鉆專表示華為存儲聯(lián)合IC設(shè)計企業(yè)在EDA設(shè)計仿真過程中的業(yè)務(wù)訴求，通過系列化的優(yōu)化，打造半導(dǎo)體設(shè)計EDA存儲解決方案，大幅縮短EDA仿真周期。

概括起來，有四大舉措：

1、從存儲層面針對EDA場景8項優(yōu)化提升仿真性能30%+

施鉆專表示針對海量小文件場景，可以通過小IO聚合滿條帶ROW連續(xù)寫來優(yōu)化IO性能，同時也提升了SSD壽命。

針對大量的元數(shù)據(jù)操作，通過多項核心算法，比如元數(shù)據(jù)的壓緊算法，元數(shù)據(jù)的預(yù)取與淘汰算法等，提升元數(shù)據(jù)操作性能。

元數(shù)據(jù)和數(shù)據(jù)獨立分區(qū)，有利于提升垃圾回收效率，消除性能瓶頸。

在硬件方面，華為存儲專門用了DTOE的智能網(wǎng)卡，把協(xié)議從CPU卸載到網(wǎng)卡上，節(jié)約網(wǎng)卡緩存到緩存的拷貝時間。

CPU需要處理讀寫IO、GC、快照等其他特性，把讀寫IO優(yōu)先級排最高，這樣可以保障讀寫IO的時延最低。

華為存儲采用全局共享的分布式文件系統(tǒng)，基于目錄均衡打散，消除控制器的瓶頸，支持自動遷移熱點目錄到空閑控制器上，實現(xiàn)自動負載均衡。

華為存儲使用多核鯤鵬920 CPU，通過CPU智能分區(qū)，綁核處理，避免跨CPU核跨控開銷，提升CPU的處理效率、降低時延。

EDA場景會有大量刪除Temp文件的操作，華為存儲專門針對刪除操作做了CPU綁核處理，專核專用，確保高負載情況下Delete操作不卡頓。

2、全閃存介質(zhì)升級，能效優(yōu)化降低整體TCO

施鉆專表示存儲介質(zhì)主要分HDD機械硬盤以及SSD全閃存硬盤。以前大多數(shù)IC設(shè)計企業(yè)，會選擇采用1.2TB左右的HDD機械硬盤，通過好幾個硬盤柜來堆存儲性能，但是這樣會導(dǎo)致機房空間、功耗大幅增高。目前越來越多的IC設(shè)計企業(yè)，尤其是一些先進制程的比如7nm、5nm芯片設(shè)計企業(yè)，為了性能需求會選擇SSD全閃存存儲。

從投入產(chǎn)出比看，SSD應(yīng)用可以大大降低企業(yè)的運維成本，相比于傳統(tǒng)存儲需要配置幾十個磁盤機柜、上萬塊HDD磁盤，SSD只需要幾個機柜即可；SSD不僅在空間需求上優(yōu)勢明顯，在能耗、運維成本上也非常突出：相對于HDD，在相同的容量下，SSD的電力能耗降低70%，空間占用節(jié)省50%。在存儲系統(tǒng)中每更換1塊SSD，帶來的節(jié)能減排效果，相當(dāng)于種了150棵樹，以及3360個普通家庭熄燈一小時。

3、存儲層豐富的企業(yè)軟件特性，幫助IC設(shè)計企業(yè)更好的管理數(shù)據(jù)提升效率

華為存儲提供了很多豐富的軟件特性，幫助IC設(shè)計企業(yè)更好的管理數(shù)據(jù)，提升工作效率。如多租戶特性可以用來確保數(shù)據(jù)安全隔離。

施鉆專表示EDA仿真臨時文件較多，如果不做及時刪除，空間就會被快速消耗掉，影響到其他用戶，這個問題可以通過設(shè)置配額的方式來解決，確保存儲空間的有效利用。有些關(guān)鍵仿真為了不被其他任務(wù)擠占掉存儲性能資源，會特別設(shè)置一個關(guān)鍵VIP任務(wù)的最低性能要求，來確保仿真任務(wù)高效完成。

海量小文件一直都是EDA仿真場景的最大難題，華為存儲不是通過備份軟件對應(yīng)用層掃描的方式來備份，而是通過底層的快照技術(shù)和異步復(fù)制技術(shù)，來做到Disk to Disk的快速備份，可以有效提升幾倍甚至十倍的性能提升。

4、存儲層四級可靠為EDA仿真平臺平穩(wěn)運行保駕護航

永遠在線的方案：通過業(yè)界唯一的NAS Active-Active雙活解決方案，確保單套存儲故障時不會影響生產(chǎn)。

永遠在線的系統(tǒng)：通過RAID TP可以容忍3塊硬盤同時失效，另外全閃存儲重構(gòu)1TB時間只需要15分鐘，解決塊硬盤不影響生產(chǎn)的問題。

永遠在線的架構(gòu)：通過Smart Matrix全互聯(lián)架構(gòu)和獨有的SMB Failover功能，可以容忍單套存儲系統(tǒng)內(nèi)單個引擎故障或者7個控制器故障，業(yè)務(wù)不中斷。

永遠在線的SSD：通過全局磨損與反磨損，來提升SSD的使用壽命，降低IT運維人員壓力。

施鉆專特別指出華為存儲在海思EDA仿真平臺使用表明使用之后其前端業(yè)務(wù)OPS領(lǐng)先48% ，后端業(yè)務(wù)帶寬領(lǐng)先49%！

2、概倫電子如何提升EDA仿真效率？

方君認為可以通過三個方面提升EDA仿真效率，分別是文件存儲、EDA算法和算力資源。

文件存儲體現(xiàn)在讀寫速度的不斷提升以便處理超大文件、高性能文件IO以支持大量文件同時操作以及文件存儲空間的擴展以滿足數(shù)據(jù)量的不斷增加。

EDA算法層面體現(xiàn)在EDA 仿真和驗證工具的不斷演進、更有效的數(shù)學(xué)算法，比如矩陣求解、更智能的電路結(jié)構(gòu)檢測和分區(qū)技術(shù)、更好硬件結(jié)合，高效的CPU指令集、存儲管理等；

算力資源體現(xiàn)在多核服務(wù)器的支持、計算機集群的支持和速度優(yōu)化、有效的任務(wù)分發(fā)和管理機制等。

他指出概倫電子提供的是融合上述三個要素的一站式仿真解決方案，從仿真工具到標準單元庫再到電路設(shè)計都有覆蓋。

如NanoSpice就是概倫電子推出的新一代大容量、高精度、高性能并行SPICE電路仿真器，覆蓋模塊級模擬電路到全芯片存儲器電路，特別對高精度模擬電路和大規(guī)模后仿電路的電路仿真進行優(yōu)化，同時滿足高精度、大容量和高性能的高端電路仿真需求。

NanoSpice Pro是一款概倫電子自主研發(fā)的FastSPICE電路仿真器，可滿足存儲器單元設(shè)計、存儲陣列和編譯器驗證、存儲器特征化及全芯片驗證等所有需求，相比其它同類仿真器性能有較明顯提高。

而概倫電子的NanoYield良率導(dǎo)向設(shè)計平臺則可以用于電路良率分析和設(shè)計優(yōu)化。

方君表示概倫電子的NanoCell 是一款快速精確且易用的標準單元庫特征化 EDA 工 具，它通過內(nèi)置的 NanoSpice仿真器，采用先進的分布式并行架構(gòu)技術(shù)和單元電路分析提取算法，精確且高效的對單元電路進行時序、功耗及噪聲等特征進行仿真與提取，提供友好易使用的接口，幫助用戶縮短產(chǎn)品開發(fā)周期。它支持ARM/X86 環(huán)境。

此外他還強調(diào)，概倫電子建設(shè)有基于ARM架構(gòu)的計算服務(wù)中心，服務(wù)器超過800臺，CPU超過10萬核，內(nèi)存達800TB；服務(wù)器本地存儲為10PB、集中高速存儲：270TB，網(wǎng)絡(luò)方面支持25G網(wǎng)絡(luò)互連 ，最大100G帶寬 、支持全鏈路負載均負載。

他強調(diào)概倫電子會圍繞三大要素持續(xù)和改進以提升EDA仿真效率。

半導(dǎo)體工藝會不斷演進，未來EDA工具的重要性日益凸顯，隨著人工智能、大數(shù)據(jù)的應(yīng)用深入 ，EDA仿真效率將不斷提升，助力IC設(shè)計師設(shè)計出更復(fù)雜更高性能的IC產(chǎn)品。

審核編輯 ：李倩