欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于AXI4-Stream協(xié)議總結(jié)分享

FPGA之家 ? 來(lái)源:FPGA之家 ? 作者:FPGA之家 ? 2022-06-23 10:08 ? 次閱讀


AXI4-Stream去掉了地址項(xiàng),允許無(wú)限制的數(shù)據(jù)突發(fā)傳輸規(guī)模;

fc6639f6-f290-11ec-ba43-dac502259ad0.png

二、握手機(jī)

只有當(dāng)VALID和READY同時(shí)為高時(shí),才能進(jìn)行傳輸。

VALID和READY信號(hào)的先后順序有一下三種形式:

fc785b22-f290-11ec-ba43-dac502259ad0.jpg

2.1VALID早于READY信號(hào)

fc81211c-f290-11ec-ba43-dac502259ad0.jpg

2.2READY信號(hào)早于VALID信號(hào)

fc8aa034-f290-11ec-ba43-dac502259ad0.jpg

2.3 VALID信號(hào)與READY信號(hào)同時(shí)

三、基本事務(wù)

AXI4-Stream跟AXI4的區(qū)別就是AXI4-Stream去除了地址線,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡(jiǎn)單的發(fā)送與接收說(shuō)法,減少了延時(shí)。由于AXI4-Stream協(xié)議(amba4_axi4_stream_v1_0_protocol_spec.pdf)沒有時(shí)序圖,因此,我使用XILINX公司產(chǎn)品指導(dǎo)手冊(cè)(pg007_srio_gen2_v3_1.pdf)里的一個(gè)時(shí)序圖來(lái)演示AXI4-Stream各個(gè)信號(hào)的關(guān)系。如下圖所示:

fc970ec8-f290-11ec-ba43-dac502259ad0.jpg

上圖中,tready信號(hào)一直處于高電平,表示從設(shè)備做好了接收數(shù)據(jù)準(zhǔn)備。tvalid變?yōu)楦唠娖降耐瑫r(shí),tdata、tkeep、tuser也同時(shí)進(jìn)行發(fā)送。在tdata最后一個(gè)字節(jié)數(shù)據(jù)時(shí),tlast發(fā)送一個(gè)高電平脈沖。數(shù)據(jù)發(fā)送完成后,tvalid變?yōu)榈碗娖?。這樣一次傳輸就完成了。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 信號(hào)
    +關(guān)注

    關(guān)注

    11

    文章

    2808

    瀏覽量

    77148
  • Stream
    +關(guān)注

    關(guān)注

    0

    文章

    20

    瀏覽量

    8007

原文標(biāo)題:AXI4-Stream協(xié)議總結(jié)

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    AMBA AXI4接口協(xié)議概述

    AMBA AXI4(高級(jí)可擴(kuò)展接口 4)是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導(dǎo)體產(chǎn)業(yè)首個(gè)符合 AXI4 標(biāo)準(zhǔn)的
    的頭像 發(fā)表于 10-28 10:46 ?321次閱讀
    AMBA <b class='flag-5'>AXI4</b>接口<b class='flag-5'>協(xié)議</b>概述

    Xilinx NVMe AXI4主機(jī)控制器,AXI4接口高性能版本介紹

    NVMe AXI4 Host Controller IP可以連接高速存儲(chǔ)PCIe SSD,無(wú)需CPU,自動(dòng)加速處理所有的NVMe協(xié)議命令,具備獨(dú)立的數(shù)據(jù)寫入和讀取AXI4接口,不但適用高性能、順序
    的頭像 發(fā)表于 07-18 09:17 ?659次閱讀
    Xilinx NVMe <b class='flag-5'>AXI4</b>主機(jī)控制器,<b class='flag-5'>AXI4</b>接口高性能版本介紹

    基于TI Sitara系列AM5728工業(yè)開發(fā)板——FPGA視頻開發(fā)案例分享

    。 編輯 圖 38 點(diǎn)擊Advanced,保持默認(rèn)配置,即可避免VDMA同時(shí)讀寫同一個(gè)Buffer,造成視頻數(shù)據(jù)傳輸亂碼。 編輯 圖 39 Video In to AXI4-Stream IP
    發(fā)表于 07-12 17:24

    如何在psoc 4控制器 (CY8C4245AXI-483) 中實(shí)現(xiàn)RC5協(xié)議?

    如何在 psoc 4 控制器 (CY8C4245AXI-483) 中實(shí)現(xiàn) RC5 協(xié)議
    發(fā)表于 07-04 07:38

    ESP-ADF下的i2s_stream是否可以全雙工工作?

    請(qǐng)問(wèn)各位朋友: ESP-ADF下的i2s_stream是否可以全雙工工作,我看了其下的所有關(guān)于I2S的例子程序和create_i2s_stream函數(shù)的源碼,都只能單工工作(要么讀要么寫),我要自行修改與i2s_
    發(fā)表于 06-28 06:59

    SoC設(shè)計(jì)中總線協(xié)議AXI4AXI3的主要區(qū)別詳解

    AXI4AXI3是高級(jí)擴(kuò)展接口(Advanced eXtensible Interface)的兩個(gè)不同版本,它們都是用于SoC(System on Chip)設(shè)計(jì)中的總線協(xié)議,用于處理器和其它外設(shè)之間的高速數(shù)據(jù)傳輸。
    的頭像 發(fā)表于 05-10 11:29 ?7342次閱讀
    SoC設(shè)計(jì)中總線<b class='flag-5'>協(xié)議</b><b class='flag-5'>AXI4</b>與<b class='flag-5'>AXI</b>3的主要區(qū)別詳解

    FPGA通過(guò)AXI總線讀寫DDR3實(shí)現(xiàn)方式

    AXI總線由一些核心組成,包括AXI主處理器接口(AXI4)、AXI處理器到協(xié)處理器接口(AXI4-Lite)、
    發(fā)表于 04-18 11:41 ?1366次閱讀

    8路SDI/HDMI/MIPI/PCIe-DMA音視頻采集,V4L2驅(qū)動(dòng)應(yīng)用介紹

    配置下,支持8路FHD(1920x1080p)@30Hz的采集與顯示5 用戶接口1.8路AXI4-Stream或FIFO視頻采集接口2.8路AXI4-Stream或FIFO視頻顯示接口3.外部顯示定時(shí)
    發(fā)表于 03-13 13:59

    Xilinx FPGA 1/4/8通道PCIe-DMA控制器IP,高性能應(yīng)用介紹

    Subsystem實(shí)現(xiàn)了使用DMA地址隊(duì)列的獨(dú)立多通道、高性能Continous或Scather Gather DMA,提供FIFO/AXI4-Stream用戶接口?;赑CI Express
    發(fā)表于 03-07 13:54

    Multi-Channel PCIe QDMA&RDMA IP應(yīng)用介紹

    Scather Gather DMA,提供FIFO/AXI4-Stream用戶接口?;赑CI Express Integrated Block,Multi-Channel PCIe RDMA Subsystem實(shí)現(xiàn)了使用DMA Ring緩沖的獨(dú)立多通道、高性能/超低延時(shí)/超低抖動(dòng)Continous Rin
    發(fā)表于 02-22 14:34 ?1次下載

    Xilinx高性能PCIe DMA控制器IP,8個(gè)DMA通道

    Scather Gather DMA,提供FIFO/AXI4-Stream用戶接口。 基于PCI Express Integrated Block,Multi-Channel PCIe RDMA
    的頭像 發(fā)表于 02-22 11:11 ?1624次閱讀
    Xilinx高性能PCIe DMA控制器IP,8個(gè)DMA通道

    PCIe-AXI-Cont用戶手冊(cè)

    Transaction layer的所有功能特性,不僅內(nèi)置DMA控制器,而且具備AXI4用戶接口,提供一個(gè)高性能,易于使用,可定制化的PCIe-AXI互連解決方案,同時(shí)適用于ASIC和FPGA。
    發(fā)表于 02-22 09:15 ?3次下載

    PCIe控制器(FPGA或ASIC),PCIe-AXI-Controller

    Transaction Layer的所有功能特性,不僅內(nèi)置DMA控制器,而且具備AXI4用戶接口,提供一個(gè)高性能,易于使用,可定制化的PCIe-AXI互連解決方案,同時(shí)適用于ASIC和FPGA。
    的頭像 發(fā)表于 02-21 15:15 ?1022次閱讀
    PCIe控制器(FPGA或ASIC),PCIe-<b class='flag-5'>AXI</b>-Controller

    AMBA總線之AXI設(shè)計(jì)的關(guān)鍵問(wèn)題講解

    首先我們看一下針對(duì)AXI接口的IP設(shè)計(jì),在介紹之前我們先回顧一下AXI所具有的一些feature。
    的頭像 發(fā)表于 02-20 17:12 ?2019次閱讀
    AMBA總線之<b class='flag-5'>AXI</b>設(shè)計(jì)的關(guān)鍵問(wèn)題講解

    Xilinx FPGA NVMe控制器,NVMe Host Controller IP

    NVMe Host Controller IP可以連接高速存儲(chǔ)PCIe SSD,無(wú)需CPU和外部存儲(chǔ)器,自動(dòng)加速處理所有的NVMe協(xié)議命令,具備獨(dú)立的數(shù)據(jù)寫入AXI4-Stream/FIFO接口和數(shù)
    的頭像 發(fā)表于 02-18 11:27 ?975次閱讀
    Xilinx FPGA NVMe控制器,NVMe Host Controller IP