芯片驗證和調(diào)試，可以說是芯片開發(fā)中最具挑戰(zhàn)性的環(huán)節(jié)，通常需要耗費開發(fā)者們大量的時間和精力。

多年來，研究表明，每一代芯片上用于驗證階段的時間和資源占比均呈現(xiàn)不斷增加的態(tài)勢?？傮w而言，驗證階段工作的增長速度超過了芯片開發(fā)項目的其他階段。團隊要求芯片驗證能夠以更少的時間和資源來實現(xiàn)更好的結(jié)果。也就是說，驗證工具和技術(shù)不僅要緊跟市場需求，同時還要考慮三個維度：設(shè)計質(zhì)量(QoR)、結(jié)果完成時間(TTR)、實現(xiàn)成本(CoR)。

基于機器學(xué)習(xí)(ML)的人工智能(AI)技術(shù)可以顯著改善芯片驗證的這三個維度要求，所以說，AI是芯片驗證升級過程中不可或缺的關(guān)鍵技術(shù)。

將AI技術(shù)用于

靜態(tài)驗證和形式驗證

在了解AI技術(shù)如何賦能芯片驗證之前，先來看看一個典型的芯片驗證流程是怎樣的：

首先，在開發(fā)者編寫寄存器傳輸級(RTL)代碼之前，架構(gòu)團隊會構(gòu)建芯片的虛擬模型并分析系統(tǒng)性能。待做出關(guān)鍵決策后，設(shè)計團隊將開發(fā)RTL模型，并通過使用具有強大語言校驗功能的集成開發(fā)環(huán)境(IDE)來捕獲編碼錯誤，并進行修復(fù)。

修復(fù)校驗錯誤后，開發(fā)者將運行靜態(tài)驗證工具來檢測設(shè)計中的結(jié)構(gòu)錯誤。

之后，開發(fā)者們通過形式驗證所提供的更深入的分析，嘗試證明RTL設(shè)計的關(guān)鍵屬性。這些工具可由開發(fā)者運行，也可以與形式化驗證專家合作完成。

與此同時，驗證團隊通常會利用現(xiàn)有的驗證IP(VIP)開發(fā)測試平臺和模型，運行一系列測試以實現(xiàn)驗證計劃的目標(biāo)。此類測試主要在仿真環(huán)境中運行，但近年來使用硬件加速平臺也變得越來越普遍。

覆蓋率指標(biāo)是衡量驗證進度的主要方法。覆蓋率收斂是一個高度迭代的過程，這往往也是驗證計劃中最耗時的部分。

▲ 芯片驗證流程的高維度視圖

在靜態(tài)驗證過程中，一個錯誤就可能會導(dǎo)致數(shù)百甚至數(shù)千個違例的出現(xiàn)，對開發(fā)者來說是件非常頭大的事情。在這一過程中引入AI/ML是非常有用的，AI/ML可以根據(jù)相似的特征將違例進行自動歸類，在此基礎(chǔ)上，開發(fā)者還可利用根本原因分析(RCA)專門識別和修復(fù)每個群組中的某一個違例行為，進而解決相應(yīng)群組中的其余違規(guī)行為，這種自動化可以將調(diào)試效率提高10倍。新思科技用于靜態(tài)驗證的VC SpyGlass平臺和用于特定低功耗靜態(tài)驗證的VC LP就包含了這項AI技術(shù)。

形式驗證是檢測設(shè)計過程中深層錯誤最有效的方法，這些錯誤在仿真測試中很可能會遺漏。為了做到全面檢測，形式驗證使用了大量強大的引擎來來對驗證過程中所需要的成千上萬的設(shè)計屬性進行證明。因此最大限度地提高引擎性能，對于確保形式驗證的效率至關(guān)重要。

新思科技VC Formal 是業(yè)內(nèi)首個在引擎編排、回歸和調(diào)試中利用ML技術(shù)的形式化驗證工具。引擎編排旨在將引擎與屬性正確配對，在物理計算資源和時間的限制下實現(xiàn)最短運行時間和最佳收斂效果。VC Formal在處理每個屬性時均采用即時強化學(xué)習(xí)法，同時學(xué)習(xí)有效和無效內(nèi)容，以指導(dǎo)下一組操作的編排，這一功能稱為“智能策略選擇”。此外，針對每個屬性所做的決定會在運行結(jié)束時保存到數(shù)據(jù)庫中，以便利用之前的學(xué)習(xí)成果優(yōu)化后續(xù)運行結(jié)果，這個叫做“回歸模式加速器”(RMA)。

基準(zhǔn)數(shù)據(jù)顯示，此類ML技術(shù)可將速度提升10倍以上，帶來額外的收斂效果，在降低TTR和COR的同時提高QOR。

▲ 利用RMA加快屬性收斂

將AI技術(shù)用于

仿真和調(diào)試

仿真是芯片驗證的核心，仿真類錯誤約占錯誤發(fā)現(xiàn)總數(shù)的65%。

有時，為修復(fù)錯誤而對設(shè)計所做的更改可能無法正常工作或引入了新的問題，因此頻繁的回歸對于快速檢測問題并保持項目的正常進行至關(guān)重要。

仿真和回歸性能存在數(shù)個影響因素，而其中至少兩個因素可采用AI進行改進。首先是仿真和回歸運行時的設(shè)置?，F(xiàn)代仿真器有許多選項和開關(guān)，會對性能產(chǎn)生重大影響。驗證開發(fā)者需要時間和專業(yè)知識來優(yōu)化特定設(shè)計和測試平臺的仿真器設(shè)置。而隨著代碼的演進，可能需要調(diào)整設(shè)置以保持最佳性能。利用ML來學(xué)習(xí)并維護仿真器選項和開關(guān)這一自動化過程可以極大地提高回歸性能和效率。

新思科技的VCS仿真器中的動態(tài)性能優(yōu)化(DPO)技術(shù)就是利用AI來改進仿真性能，它使用ML和基于規(guī)則的AI技術(shù)從先前的回歸運行中進行學(xué)習(xí)，自動調(diào)整VCS設(shè)置以獲得最佳性能。這一過程將自動完成，無需用戶輸入。與手動進行仿真器設(shè)置相比，DPO可使仿真運行速度提高1.3-2倍。

對整體回歸性能影響最大的是覆蓋率收斂所需的時間。以前，驗證開發(fā)者會審查仿真報告以確定未達(dá)到的覆蓋率，然后修改測試或編寫新測試以覆蓋設(shè)計中的缺失部分。有了受約束的隨機測試平臺，他們通常是修改測試平臺的約束條件，以便將自動刺激生成集中于未覆蓋的情況，但這仍然需要手動完成。重復(fù)已經(jīng)實現(xiàn)的覆蓋會浪費大量時間。AI/ML在驗證中的另一項應(yīng)用可以改善這一情況，VCS仿真器的智能覆蓋優(yōu)化(ICO)功能可以優(yōu)化受約束的隨機刺激的統(tǒng)計質(zhì)量，并提供對影響覆蓋率的測試問題的分析結(jié)果。在最近的芯片項目中，ICO已經(jīng)被證明可將覆蓋率的收斂速度提高2-3倍。驗證團隊可以在更短的時間內(nèi)實現(xiàn)更高的總覆蓋率，從而縮短時間并節(jié)省資源。

調(diào)試是驗證流程的最后一步，它與仿真是同時進行的。在項目期間會運行無數(shù)次仿真回歸。每次回歸失敗時，驗證團隊都必須檢查報告并調(diào)試失敗的原因。RTL和測試平臺代碼會隨著錯誤的修復(fù)以及新功能的添加和測試而不斷變化，回歸失敗已是家常便飯。但手動處理日常的回歸失敗給驗證工程資源造成了巨大負(fù)擔(dān)。如今，AI/ML技術(shù)可以助力解決這一問題。盡管仿真測試失敗的原因通常比靜態(tài)違規(guī)行為要復(fù)雜得多，但自動RCA的原則仍然適用。

新思科技的Verdi自動調(diào)試系統(tǒng)中的回歸調(diào)試自動化(RDA)功能可根據(jù)故障特征自動將故障分類，比如故障是來自設(shè)計還是測試平臺，然后這些故障會被自動分箱，再通過RCA找出具體分類中故障的原因。RDA技術(shù)可以將整體調(diào)試效率提高2倍。

▲ 新思科技驗證流程采用AI/ML技術(shù)帶來的優(yōu)勢

下載白皮書

借助AI實現(xiàn)更快更好更高效的驗證

AI和ML技術(shù)在芯片設(shè)計和驗證流程中的應(yīng)用與日俱增。單就驗證而言，AI/ML可以加速靜態(tài)驗證的故障分析，提升形式化驗證的性能，提高仿真效率，加速覆蓋率收斂，快速輕松地完成仿真調(diào)試。圖9總結(jié)了流程改進為驗證團隊和整個芯片項目帶來的好處。新思科技的解決方案通過提供更好的QOR、更快的TTR和更省的COR來實現(xiàn)驗證團隊的目標(biāo)并解決其所面臨的主要挑戰(zhàn)。如今，強大而靈活的AI/ML技術(shù)已多點開花，改進驗證流程的多個方面。

新思科技發(fā)布芯片驗證白皮書《借助AI實現(xiàn)更快、更好、更高效的驗證》，更加詳細(xì)的闡述了本文中提到的種種驗證挑戰(zhàn)，以及AI技術(shù)帶來的改變，和新思科技EDA解決方案中一些具體功能。

審核編輯：湯梓紅