欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

UVM里的phase機制

倩倩 ? 來源:FPGA學(xué)姐 ? 作者:FPGA學(xué)姐 ? 2022-09-05 15:34 ? 次閱讀

UVM中的phase,按照其是否消耗仿真時間($time打印出的時間)的特性,可以分成兩大類,一類是function phase,一類是task phase。就像task和function一樣,task phase消耗仿真時間。

如圖所示灰色的phase是task phase其他均為function phase

115e450e-2c63-11ed-ba43-dac502259ad0.png

上述所有的phase都會按照圖中的順序自上而下自動執(zhí)行。使用頻率最高的是build_phase、connect_phase和main_phase

  • 對于function phase來說,在同一時間只有一個phase在執(zhí)行;但是task phase中,run_phase和pre_reset_phase等12個小的phase并行運行。后者稱為動態(tài)運行(run-time)的phase。

  • run phase可以和其他12個小phase 的關(guān)系是可以在run phase里執(zhí)行12個小phase的功能,也可以在12個小phase中分步進行。run phase和其他12個phse是一個并行關(guān)系,而12個phase是順序執(zhí)行的。

對于task phase,從全局的觀點來看其順序大致如下


fork begin  run_phase();  end  begin      pre_reset_phase();    reset_phase();  post_reset_phase();pre_configure_phase();configure_phase();post_configure_phase();pre_main_phase();main_phase();post_main_phase();pre_shutdown_phase();shutdown_phase();post_shutdown_phase();endjoin

  • 12個小phase存在意義:分成小的phase是為了實現(xiàn)更加精細化的控制。reset、configure、main、shutdown四個phase是核心,這四個phase通常模擬DUT的正常工作方式,在reset_phase對DUT進行復(fù)位、初始化等操作,在configure_phase則進行DUT的配置,DUT的運行主要在main_phase完成,shutdown_phase則是做一些與DUT斷電相關(guān)的操作。

假設(shè)要在運行過程中對DUT進行一次復(fù)位(reset)操作,在沒有這些細分 的phase之前,這種操作要在scoreboard、reference model等加入一些額 外的代碼來保證驗證平臺不會出錯。但是有了這些小的phase之后,那么只 要通過phase的跳轉(zhuǎn),就會自動跳轉(zhuǎn)回reset_phase。

  • bulid phase的執(zhí)行順序是自上而下,即先執(zhí)行test case的bulid phase然后執(zhí)行env,在執(zhí)行monitor和driver的build phase,而同級的monitor和driver的build phase執(zhí)行順序是按照字典序的,這里的字典序的排序依據(jù)new時指定的名字。

UVM的uvm_component及其派生類變量的實例化在build_phase中做實 例化工作,如果是uvm_object的實例化,可以是任何的phase。

  • 除了build_phase之外,所有不耗費仿真時間的phase(即function phase)都是自下而上執(zhí)行的。connect phase執(zhí)行順序是自下而上的,如對于connect_phase即先執(zhí)行driver和monitor的connect_phase,再執(zhí)行agent的connect_phase。

  • 無論是自上而下(build_phase)還是自下而上(connect_phase)的phase,其執(zhí)行順序都與實例化的順序無關(guān),而是嚴格按照實例化時指定名字的字典序

審核編輯 :李倩


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • UVM
    UVM
    +關(guān)注

    關(guān)注

    0

    文章

    182

    瀏覽量

    19236
  • PHASE
    +關(guān)注

    關(guān)注

    0

    文章

    13

    瀏覽量

    10869

原文標(biāo)題:UVM里的phase機制

文章出處:【微信號:FPGA學(xué)姐,微信公眾號:FPGA學(xué)姐】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    MATLA B助力數(shù)字與模擬芯片設(shè)計:高效實現(xiàn)HLS、UCIe和UVM

    UVM》。 在當(dāng)前全球科技競爭加劇的背景下,中國集成電路設(shè)計行業(yè)迎來了前所未有的機遇與挑戰(zhàn)。為了更好地應(yīng)對快速變化的市場需求,增強自主創(chuàng)新能力,并提升國際競爭力,行業(yè)內(nèi)正積極尋求新的突破和發(fā)展路徑
    的頭像 發(fā)表于 12-20 11:11 ?213次閱讀
    MATLA B助力數(shù)字與模擬芯片設(shè)計:高效實現(xiàn)HLS、UCIe和<b class='flag-5'>UVM</b>

    CDCM6208使用EVM software v3.24進行phase noise Tool仿真異常是怎么回事?

    大家好?。赫埥桃幌?,使用EVM software v3.24 進行 phase noiseTool 仿真異常,cdcm6208一共8個通道,為什么這個選項里面只有01236這幾個通道,我要用的通道都沒有;我的配置 等著寫報告,需要仿真結(jié)果,急啊
    發(fā)表于 11-12 06:32

    單片機的中斷機制

    單片機的中斷機制是一種重要的處理方式,它允許單片機在執(zhí)行主程序的過程中,能夠暫停當(dāng)前任務(wù),轉(zhuǎn)而處理外部或內(nèi)部緊急事件。這種機制極大地提高了系統(tǒng)的響應(yīng)速度和處理能力,使得單片機在各種應(yīng)用領(lǐng)域中得到廣泛應(yīng)用。以下是對單片機中斷機制
    的頭像 發(fā)表于 10-17 18:03 ?1024次閱讀

    VeriStand的執(zhí)行機制

    本次技術(shù)分享介紹VeriStand的執(zhí)行機制以及該機制下信號傳輸?shù)难舆t,當(dāng)仿真測試對信號延遲有一定要求時,考慮VeriStand執(zhí)行機制的影響是必要的,現(xiàn)在請跟隨小編的步伐一起學(xué)習(xí)吧!
    的頭像 發(fā)表于 09-11 14:43 ?1137次閱讀
    VeriStand的執(zhí)行<b class='flag-5'>機制</b>

    TL084輸出反相與datasheet上宣傳的no phase reversal特性不符,為什么?

    datasheet上明確說的,這個芯片是no phase reversal,如圖所示 但是我實際測試出來的波形是這樣的 很明顯,輸入電壓在低于芯片的動態(tài)輸入范圍時,輸出沒有按照想象的維持在飽和
    發(fā)表于 08-07 07:47

    OPA189 phase margin相位裕度是AOL*β在0dB時的相位即80°,為什么不是180-80=100°呢?

    OPA189教科書上的定義:運放的相位裕度phase margin是指運算放大器環(huán)路增益AOL*β為0dB時的相位與180 ° 的差值。 但是,在TI的各種文檔中,比如如下截圖中,phase margin相位裕度是AOL*β在0dB時的相位即80°,為什么不是180-8
    發(fā)表于 08-06 06:39

    什么時候需要用到no phase reversal運放呢?

    什么時候需要用到no phase reversal運放呢? 此時不用的話會造成什么影響呢?
    發(fā)表于 08-02 14:09

    請問ESPnow有重傳機制嗎?

    ESPnow有重傳機制嗎,我用espnow發(fā)消息,用sniffer探測顯示有重傳,如果我要取消重傳怎么設(shè)置
    發(fā)表于 06-06 07:20

    具有NVM和PMBus? 的TPS53681雙通道(6-Phase + 2-Phase) or (5-Phase + 3-Phase) D-CAP+? 降壓多相控制器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《具有NVM和PMBus? 的TPS53681雙通道(6-Phase + 2-Phase) or (5-Phase + 3-Phase) D-CAP+? 降壓多相控制
    發(fā)表于 04-17 10:21 ?0次下載
    具有NVM和PMBus? 的TPS53681雙通道(6-<b class='flag-5'>Phase</b> + 2-<b class='flag-5'>Phase</b>) or (5-<b class='flag-5'>Phase</b> + 3-<b class='flag-5'>Phase</b>) D-CAP+? 降壓多相控制器數(shù)據(jù)表

    fpga驗證和uvm驗證的區(qū)別

    FPGA驗證和UVM驗證在芯片設(shè)計和驗證過程中都扮演著重要的角色,但它們之間存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-15 15:00 ?1797次閱讀

    uvm1.1升級為uvm1.2 uvm_report_server報錯是何原因?

    ISP算法仿真中,小編會用reference model調(diào)用DPI接口用C++ 算法實現(xiàn)pixel算法處理,然后和DUT算法處理輸出的pixel值進行比較,比較時候發(fā)現(xiàn)報錯,報錯代碼如下,原因是小編把uvm1.1升級為uvm1.2了。
    的頭像 發(fā)表于 03-04 14:18 ?876次閱讀
    <b class='flag-5'>uvm</b>1.1升級為<b class='flag-5'>uvm</b>1.2 <b class='flag-5'>uvm</b>_report_server報錯是何原因?

    UVM手把手教程系列(二)Phase機制簡單介紹

    UVM中的phase,按照其是否消耗仿真時間($time打印出的時間)的特性,可以分成兩大類
    的頭像 發(fā)表于 02-29 09:26 ?1576次閱讀
    <b class='flag-5'>UVM</b>手把手教程系列(二)<b class='flag-5'>Phase</b><b class='flag-5'>機制</b>簡單介紹

    UVM手把手教程系列(一)UVM驗證平臺基礎(chǔ)知識介紹

    先拋開UVM,回想一下我們在平時寫完程序后,是不是肯定需要灌一個激勵給DUT,然后再從DUT獲取結(jié)果,并跟一個參考模塊進行對比,檢查結(jié)果是否正確。就像下面這個圖:
    的頭像 發(fā)表于 02-27 09:08 ?6424次閱讀
    <b class='flag-5'>UVM</b>手把手教程系列(一)<b class='flag-5'>UVM</b>驗證平臺基礎(chǔ)知識介紹

    CP AUTOSAR信息安全機制全面解析

    這個模塊一定是我們工程師最先接觸到的AUTOSAR信息安全機制,主要用于ECU板級的安全通信。 大家應(yīng)該有印象,在以往沒有該機制,CAN通信通常是使用Checksum和RollingCounter來檢驗是否掉幀或者漏幀,并沒有一個機制
    的頭像 發(fā)表于 02-22 11:44 ?3558次閱讀
    CP AUTOSAR信息安全<b class='flag-5'>機制</b>全面解析

    TC3XX的SPI模式3(clock polarity = 1;clock phase=1)的CLK初始狀態(tài)問題怎么解決?

    我按照官網(wǎng)提供的SPI例程,先初始化Module,然后在Channel初始化時,將SPI模式配置為3(clock polarity = 1;clock phase=1)。但是此時CLK的狀態(tài)仍然為
    發(fā)表于 02-18 07:09