最近一個(gè)項(xiàng)目開始使用Xilinx的ZU+系列MPSoC,于是對其官網(wǎng)上的相關(guān)文檔進(jìn)行了學(xué)習(xí)梳理,包括電源、時(shí)鐘、復(fù)位、配置和外圍接口等。
本篇就電源部分進(jìn)行梳理,其他部分會在后續(xù)的文章進(jìn)行梳理,如有不妥之處,敬請留言指正為謝!
1、電源概述
引用UG1085中的一張圖可以看出ZU+的電源還是相當(dāng)復(fù)雜的,不過細(xì)細(xì)琢磨也就分為兩部分:PL和PS,PL部分再細(xì)分為logic部分和GTx部分;PS部分再細(xì)分為LPD、FPD(含GTR)和公共部分(PLL、ADC、AUX)。下面是用思維導(dǎo)圖整理的相關(guān)電源域,其中以-2E等級為參考,電流部分由于所選型號、所用資源不一,暫未統(tǒng)一評估,后續(xù)會進(jìn)行詳細(xì)評估。
電源相關(guān)引腳描述可參考UG1085和DS925。
2、上電時(shí)序
上面簡單的概述了一下ZU+的電源域,下面就上電時(shí)序進(jìn)行敘述。
PS部分和PL部分的上電時(shí)序是獨(dú)立的,為了防止損壞器件,器件內(nèi)部已經(jīng)進(jìn)行了隔離。
PS部分的LPD(Contains the ARM Cortex-R5 real-time processor unit (RPU), theplatform management unit (PMU), and the configuration security unit (CSU), aswell as the remaining on-chip peripherals.)要先于FPD(Contains the ARM Cortex-A53application processor unit (APU) as well as a number of peripherals typicallyused by the APU.)上電,或者同時(shí)上電。
LPD部分的上電順序?yàn)椋?/p>
VCC_PSINTLP
CVCC_PSAUX, VCC_PSADC, andVCC_PSPLL in any order or simultaneously.
CVCCO_PSIO
FPD部分的上電順序?yàn)椋?/p>
VCC_PSINTFP andVCC_PSINTFP_DDR driven from the same supply source.
VPS_MGTRAVCC andVCC_PSDDR_PLL in any order or simultaneously.
VPS_MGTRAVTT andVCCO_PSDDR in any order or simultaneously.
PL的邏輯部分的推薦上電時(shí)序?yàn)閂CCINT,VCCINT_IO/VCCBRAM, VCCINT_VCU, VCCAUX/VCCAUX_IO, and VCCO. VCCINT_IO和VCCBRAM必須連接到一起,VCCAUX/VCCAUX_IO必須連接到一起。如果VCCINT和VCCINT_IO/VCCBRAM電壓相同,可以使用同一電源并且同時(shí)上電;如果VCCAUX/VCCAUX_IO和VCCO電壓相同,可以使用同一電源并且同時(shí)上電。
PL的GTx部分的推薦上電時(shí)序?yàn)閂CCINT, VMGTAVCC, VMGTAVTT OR VMGTAVCC, VCCINT,VMGTAVTT. VMGTVCCAUX沒有時(shí)序要求。
VMGTAVCC和VCCINT沒有時(shí)序要求,可以同時(shí)上電。如果不滿足時(shí)序要求,則VMGTAVTT上下電的電流可能比規(guī)范規(guī)定的高。
所有的下電時(shí)序都和上電時(shí)序相反。一般都不進(jìn)行下電時(shí)序控制,如果有需要低成本的下電時(shí)序控制電路,可以參考NVIDIA的Jetson TX2的底板,本人之前就使用過這套方案進(jìn)行過K7的下電時(shí)序控制,還是非常好用的,這套方案成本較低,同時(shí)考慮了外部掉電和主動關(guān)機(jī)的情況,值得參考。
上下電時(shí)序相關(guān)資料可參考DS925。
3、電流評估
Xilinx FPGA的電流評估常見的有幾種方案:Xilinx自己的XPE(使用該種方式你一定會驚嘆excel的強(qiáng)大之處?。I的WEBENCH(貌似只有FPGA部分,沒有ARM部分)、Vivado軟件、開發(fā)板等,這幾種方案都可以根據(jù)自己的外設(shè)進(jìn)行定制,方便靈活。
以下為XPE評估的一個(gè)樣例:
PS部分的電流評估:
Domain | Source | Voltage | Total (A) | Total |
Battery Power | VCC_PSBATT | 1.200 | <0.001 | <0.001W |
Low Power (Logic + IO) | VCC_PSINTLP | 0.850 | 0.380 | 0.323W |
VCCO_PSIO0_500 | 3.300 | 0.008 | 0.026W | |
VCCO_PSIO1_501 | 3.300 | 0.005 | 0.017W | |
VCCO_PSIO2_502 | 3.300 | 0.002 | 0.007W | |
VCCO_PSIO3_503 | 3.300 | 0.001 | 0.002W | |
LPD Power | 0.375W | |||
Full Power (Logic + IO) | VCC_PSINTFP | 0.850 | 0.867 | 0.737W |
VCCO_PSDDR_504 | 1.200 | 1.107 | 1.329W | |
VPS_MGTRAVCC | 0.850 | 0.284 | 0.241W | |
VPS_MGTRAVTT | 1.800 | 0.042 | 0.076W | |
VCC_PSINTFP_DDR | 0.850 | 1.228 | 1.044W | |
FPD Power | 3.427W | |||
Others | VCC_PSPLL | 1.200 | 0.078 | 0.094W |
VCC_PSDDR_PLL | 1.800 | 0.013 | 0.023W | |
VCC_PSADC | 1.800 | 0.011 | 0.019W | |
VCC_PSAUX | 1.800 | 0.002 | 0.004W | |
Others Power | 0.140W |
PL部分的電流評估:
Power Supply | ||
Source | Voltage | Total (A) |
VCCINT | 0.850 | 3.819 |
VCCINT_IO | 0.850 | 0.234 |
VCCBRAM | 0.850 | 0.057 |
VCCAUX | 1.800 | 0.178 |
VCCAUX_IO | 1.800 | 0.176 |
VCCO3.3V | 3.300 | 0.000 |
VCCO2.5V | 2.500 | 0.000 |
VCCO1.8V | 1.800 | 0.033 |
VCCO1.5V | 1.500 | 0.000 |
VCCO1.35V | 1.350 | 0.000 |
VCCO1.2V | 1.200 | 0.326 |
Vcco 1.0V | 1.000 | 0.000 |
VCCADC | 1.800 | 0.008 |
注:我使用的是XCZU3,沒有引出GTx部分。
同樣可以使用TI的WEBENCH進(jìn)行評估,也可以使用vivado進(jìn)行預(yù)評估。
4、電源相關(guān)設(shè)計(jì)(主要是去耦電容)
PL部分電源的去耦電容根據(jù)型號不同、封裝不同,具體的數(shù)量不同,具體參見UG583,也可以根據(jù)XTP427的checklist進(jìn)行對照檢查。
PL部分電源域主要包括:VCCINT/VCCINT_IO,VCCBRAM/VCCINT_IO,VCCAUX/VCCAUX_IO,HDIO,HPIO幾組。
PS部分電源域較多,具體參見UG583,也可以根據(jù)XTP427的checklist進(jìn)行對照檢查。針對VCC_PSDDR_PLL和VCCINT_VCU(MPSoCEV Devices Only)還需要特殊處理。
5、電源解決方案
5.1、Xilinx推薦的解決方案
在了解市面上常見解決方案之前,先看看Xilinx官方提供的電源解決方案,在UG583中Xilinx提供了四種解決方案:
Always on: Cost optimized (-1 and -2 devices)
Always on: Power/efficiency optimized (-1L and -2L devices)
Always on: PL performance optimized (-3 devices)
Full power management flexibility (all devices/speed grades)
并針對每一種提出了相應(yīng)的解決方案,詳細(xì)見后。
-----------------Always on: Cost optimized (-1 and -2 devices)--------------------------
-----------Always on: Power/efficiency optimized (-1L and -2L devices)------------
-------------------Always on: PL performance optimized (-3 devices)------------------
-------------Full power management flexibility (all devices/speed grades)--------
5.2、電源廠家的解決方案
市面上ZU+的電源解決方案較多,常見的電源芯片廠家均有,出去單路輸出的解決方案外,如TI、ADI(linear)、dialog、Infineon等廠家均有相應(yīng)的PMIC解決方案,比較常見的ZU+的電源解決方案主要有以下幾種:
Dialog公司的DA9063
TI的TPS6508640,PMP10555、PMP11328(只有core rail)、TIDA-01480、PMP12004-HE等
Infineon的IRPS5401
----------------------------Dialog公司的DA9063和DA9213解決方案---------------------
----------------------------------TI的TPS6508640解決方案-----------------------------------
-------------------------------------Infineon的IRPS5401---------------------------------------
由于不同的使用情況,功耗差異較大,具體方案的選擇,需根據(jù)使用的資源、封裝選型等因素考慮,切記照抄照搬!
-
電源
+關(guān)注
關(guān)注
185文章
17853瀏覽量
252058 -
接口
+關(guān)注
關(guān)注
33文章
8720瀏覽量
152042 -
Xilinx
+關(guān)注
關(guān)注
71文章
2172瀏覽量
122268 -
時(shí)序
+關(guān)注
關(guān)注
5文章
392瀏覽量
37449
原文標(biāo)題:Zynq UltraScale+系列之“電源”
文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
ZYNQ UltraScale電源軌系統(tǒng)相關(guān)資料分享
Ti推出面向Zynq UltraScale+ MPSoC的電源參考設(shè)計(jì)
![Ti推出面向<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale</b>+ MPSoC的<b class='flag-5'>電源</b>參考設(shè)計(jì)](https://file1.elecfans.com//web2/M00/A6/B2/wKgZomUMP76ATe17AAAcbJsTcs8886.jpg)
Xilinx Zynq UltraScale MPSoC可擴(kuò)展電源設(shè)計(jì)
開源硬件-TIDA-01480.11-適用于 Xilinx Zynq? UltraScale+? ZU2CG?ZU5EV MPSoC 的集成電源 PCB layout 設(shè)計(jì)
![開源硬件-TIDA-01480.11-適用于 Xilinx <b class='flag-5'>Zynq</b>? <b class='flag-5'>UltraScale</b>+? <b class='flag-5'>ZU</b>2CG?<b class='flag-5'>ZU</b>5EV MPSoC 的集成<b class='flag-5'>電源</b> PCB layout 設(shè)計(jì)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
開源硬件-TIDA-01480.03-適用于 Xilinx Zynq? UltraScale+? ZU2CG?ZU5EV MPSoC 的集成電源 PCB layout 設(shè)計(jì)
![開源硬件-TIDA-01480.03-適用于 Xilinx <b class='flag-5'>Zynq</b>? <b class='flag-5'>UltraScale</b>+? <b class='flag-5'>ZU</b>2CG?<b class='flag-5'>ZU</b>5EV MPSoC 的集成<b class='flag-5'>電源</b> PCB layout 設(shè)計(jì)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
開源硬件-TIDA-01480.12-適用于 Xilinx Zynq? UltraScale+? ZU2CG?ZU5EV MPSoC 的集成電源 PCB layout 設(shè)計(jì)
![開源硬件-TIDA-01480.12-適用于 Xilinx <b class='flag-5'>Zynq</b>? <b class='flag-5'>UltraScale</b>+? <b class='flag-5'>ZU</b>2CG?<b class='flag-5'>ZU</b>5EV MPSoC 的集成<b class='flag-5'>電源</b> PCB layout 設(shè)計(jì)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
開源硬件-TIDA-01480.01-適用于 Xilinx Zynq? UltraScale+? ZU2CG?ZU5EV MPSoC 的集成電源 PCB layout 設(shè)計(jì)
![開源硬件-TIDA-01480.01-適用于 Xilinx <b class='flag-5'>Zynq</b>? <b class='flag-5'>UltraScale</b>+? <b class='flag-5'>ZU</b>2CG?<b class='flag-5'>ZU</b>5EV MPSoC 的集成<b class='flag-5'>電源</b> PCB layout 設(shè)計(jì)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
開源硬件-TIDA-01480.06-適用于 Xilinx Zynq? UltraScale+? ZU2CG?ZU5EV MPSoC 的集成電源 PCB layout 設(shè)計(jì)
![開源硬件-TIDA-01480.06-適用于 Xilinx <b class='flag-5'>Zynq</b>? <b class='flag-5'>UltraScale</b>+? <b class='flag-5'>ZU</b>2CG?<b class='flag-5'>ZU</b>5EV MPSoC 的集成<b class='flag-5'>電源</b> PCB layout 設(shè)計(jì)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
開源硬件-TIDA-01480.16-適用于 Xilinx Zynq? UltraScale+? ZU2CG?ZU5EV MPSoC 的集成電源 PCB layout 設(shè)計(jì)
![開源硬件-TIDA-01480.16-適用于 Xilinx <b class='flag-5'>Zynq</b>? <b class='flag-5'>UltraScale</b>+? <b class='flag-5'>ZU</b>2CG?<b class='flag-5'>ZU</b>5EV MPSoC 的集成<b class='flag-5'>電源</b> PCB layout 設(shè)計(jì)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
開源硬件-TIDA-01480.05-適用于 Xilinx Zynq? UltraScale+? ZU2CG?ZU5EV MPSoC 的集成電源 PCB layout 設(shè)計(jì)
![開源硬件-TIDA-01480.05-適用于 Xilinx <b class='flag-5'>Zynq</b>? <b class='flag-5'>UltraScale</b>+? <b class='flag-5'>ZU</b>2CG?<b class='flag-5'>ZU</b>5EV MPSoC 的集成<b class='flag-5'>電源</b> PCB layout 設(shè)計(jì)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
開源硬件-TIDA-01480.08-適用于 Xilinx Zynq? UltraScale+? ZU2CG?ZU5EV MPSoC 的集成電源 PCB layout 設(shè)計(jì)
![開源硬件-TIDA-01480.08-適用于 Xilinx <b class='flag-5'>Zynq</b>? <b class='flag-5'>UltraScale</b>+? <b class='flag-5'>ZU</b>2CG?<b class='flag-5'>ZU</b>5EV MPSoC 的集成<b class='flag-5'>電源</b> PCB layout 設(shè)計(jì)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
開源硬件-TIDA-01480.09-適用于 Xilinx Zynq? UltraScale+? ZU2CG?ZU5EV MPSoC 的集成電源 PCB layout 設(shè)計(jì)
![開源硬件-TIDA-01480.09-適用于 Xilinx <b class='flag-5'>Zynq</b>? <b class='flag-5'>UltraScale</b>+? <b class='flag-5'>ZU</b>2CG?<b class='flag-5'>ZU</b>5EV MPSoC 的集成<b class='flag-5'>電源</b> PCB layout 設(shè)計(jì)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
開源硬件-TIDA-01480.02-適用于 Xilinx Zynq? UltraScale+? ZU2CG?ZU5EV MPSoC 的集成電源 PCB layout 設(shè)計(jì)
![開源硬件-TIDA-01480.02-適用于 Xilinx <b class='flag-5'>Zynq</b>? <b class='flag-5'>UltraScale</b>+? <b class='flag-5'>ZU</b>2CG?<b class='flag-5'>ZU</b>5EV MPSoC 的集成<b class='flag-5'>電源</b> PCB layout 設(shè)計(jì)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
【Zynq UltraScale+ MPSoC解密學(xué)習(xí)2】Zynq UltraScale+的電源系統(tǒng)
![【<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale</b>+ MPSoC解密學(xué)習(xí)2】<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale</b>+的<b class='flag-5'>電源</b>系統(tǒng)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
評論