packed union相比unpacked union最大的一個(gè)區(qū)別就是,在packed union中,所有成員的大小必須相同,這就保證了不管union中存儲(chǔ)了哪一個(gè)成員,最終這個(gè)union的大小是一樣的。也正是加了這個(gè)限制,所以packed union是可綜合的。
類似于packed struct,我們可以對(duì)這個(gè)union整體進(jìn)行算法、切分等運(yùn)算。
typedef union packed { int a; bit [31:0] c; } data;
上面的union聲明加入了packed關(guān)鍵字。因?yàn)閮蓚€(gè)成員的大小相同:“int”是32位,“bit [31:0] c”是32位。所以聲明為unpacked union是沒(méi)問(wèn)題的。
typedef union packed { logic [9:0] data; struct packed { bit p1; bit [2:0] p2; bit [1:0] p3; bit p4; bit [2:0] p5; } p_modes; } myUnion myUnion Union1;
在上面的union中有2個(gè)成員,分別都是10比特大小 “struct” “p_modes” 和“data” ,在物理內(nèi)存中分配如下:
-
Verilog
+關(guān)注
關(guān)注
28文章
1352瀏覽量
110450 -
System
+關(guān)注
關(guān)注
0文章
165瀏覽量
37092 -
union
+關(guān)注
關(guān)注
0文章
10瀏覽量
4305
原文標(biāo)題:SystemVerilog中的Packed Union
文章出處:【微信號(hào):芯片驗(yàn)證工程師,微信公眾號(hào):芯片驗(yàn)證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
SystemVerilog中的Virtual Methods
union 的概念及在嵌入式編程中的應(yīng)用
![<b class='flag-5'>union</b> 的概念及在嵌入式編程<b class='flag-5'>中</b>的應(yīng)用](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
評(píng)論