開源RISC-V Hummingbird E203（蜂鳥E203）的仿真工具是開源的iverilog，這里利用vcs+verdi仿真工具進(jìn)行仿真；

蜂鳥 E200 主要面向極低功耗與極小面積的場景，非常適合于替代Cortex-M 系列內(nèi)核應(yīng)用于IoT或其他低功耗場景。

E200系列處理器核使用Verilog語言，采用兩級流水線結(jié)構(gòu)，通過一流的處理器架構(gòu)設(shè)計CPU的功耗與面積均優(yōu)于同級ARM Cortex-M核， 實現(xiàn)業(yè)界最高的能效比與最低的成本；

E200 系列處理器核能夠運行RISC-V指令 ，支持RV321/E/A/M/C/F/D 等指令子集的配置組合，支持機器模式（Machine Mode Only）；

E200 系列處理器核提供標(biāo)準(zhǔn)的JTAG調(diào)試接口以及成熟的軟件調(diào)試工具；

E200 系列處理器核提供成熟的GCC編譯工具鏈；

E200 系列處理器核配SoC提供緊耦合系統(tǒng) IP 模塊，包括中斷控制器、計時器UART，QSPI，PWM等，即時能用（Ready-to-Use）的soc平臺與PPGA原型系統(tǒng)。

E200系列處理器Soc示意圖

目錄：

項目目錄

修改

1.修改e200_opensource-master/vsim/bin文件中的run.makefile，修改vcs，verdi仿真工具和仿真選項，如下：

2.e200_opensource-master/tb/tb_top.v增加dump波形

仿真

步驟1：編譯 RTL 代碼，使用如下命令：

進(jìn)入到 e200_opensource 目錄文件夾下面的 vsim 目錄。

make install CORE=e203

運行該命令指明需要為e203進(jìn)行編譯，該命令會在vsim目錄下生成一個install子文件夾，在其中放置所需的腳本，且將腳本中的關(guān)鍵字設(shè)置為e203。

make compile

運行該命令編譯Core和 SoC的RTL代碼

步驟2：運行默認(rèn)的一個testcase（測試用例），使用如下命令：

make run_test

make run_test將執(zhí)行e200_opensource/riscv-tools/riscv-tests/isa/generated目錄中的一個默認(rèn)testcase，如果測試用例運行通過則打印PASS，并生成波形，如下圖，

步驟3：打開verdi，加載波形

使用如下命令：make wave

如果希望運行所有的回歸測試，請參見步驟4。

步驟4 運行回歸 regression 測試集 ，使用如下命令

make regress_run CORE=e203

該命令使用e200_opensource/riscv-tools/riscv-tests/isa/generated目錄中E203 Core testcases 逐個的運行各testcase.

步驟5：查看回歸測試結(jié)果

make regres_ collect CORE=e203

該命令將收集步驟4中運行的測試集的結(jié)果，每行對應(yīng)一個測試用例，如果測試用例運行通過則打印 PASS ，如果運行失敗則打印 FAIL;

審核編輯：郭婷