Everspin在磁存儲器設(shè)計，制造和交付給相關(guān)應(yīng)用方面的知識和經(jīng)驗在半導(dǎo)體行業(yè)中是獨一無二的。在平面內(nèi)和垂直磁隧道結(jié)（MTJ）STT-MRAM位單元的開發(fā)方面處于市場領(lǐng)先地位。

包括40nm，28nm及更高工藝在內(nèi)的先進技術(shù)節(jié)點上進行了全包交鑰匙的300mm大批量平面內(nèi)和垂直MTJ ST-MRAM生產(chǎn)。生產(chǎn)基于180nm，130nm和90nm工藝技術(shù)節(jié)點的MRAM產(chǎn)品。下面要介紹關(guān)于everspin公司MRAM演示軟件分析

everspin公司MRAM演示軟件分析

MRAM低級驅(qū)動程序通過操作系統(tǒng)和調(diào)度程序集成到動力總成應(yīng)用程序中。讀寫周期由系統(tǒng)時鐘（300MHz）測量。圖1＆2顯示了針對動力總成應(yīng)用的具有不同非易失性存儲器接口的每個分區(qū)的讀/寫時間。

這些表顯示大多數(shù)讀/寫周期小于2ms。毫不奇怪，該表確認35ns并行接口以比40MHz串口串行mram更快的速率傳輸數(shù)據(jù)。

Figure 1 SPI MRAM; CLK 40MHz

使用SPI MRAM時，由于微控制器的硬件延遲（緩沖區(qū)接收/發(fā)送，設(shè)置/清除標(biāo)志，讀/寫存儲器）以及MRAM和微控制器總線之間的同步，因此讀周期要比寫周期花費更長的時間，與并行MRAM類似，寫入周期比讀取周期要花費更長的時間。

1＆2中顯示的值包括硬件收發(fā)器，硬件延遲（收發(fā)器緩沖區(qū)，讀/寫存儲器），LLD軟件延遲以及MRAM與動力總成微控制器之間的同步。

Figure 2 EBI MRAM; CLK 66.666MHz

我們用EBI和SPI接口設(shè)備驗證了不同的動力總成工作模式。 在整個地址空間范圍內(nèi)讀寫各種類型的數(shù)據(jù)。通常，MRAM的操作和時序類似于32位微控制器的規(guī)范和時序。

而且，與DLFASH相比，當(dāng)今的非易失性存儲器可以接受MRAM設(shè)備的性能和吞吐量。

審核編輯：劉清