在過采樣ADC中，一個(gè)很有效的提高SNR的方法為增大采樣速率以提高過采樣率。在其他器件都不改變的前提下，這樣做需要積分器和運(yùn)放具有更高的帶寬，從而導(dǎo)致更高的功耗。

采用雙采樣技術(shù)，可以實(shí)現(xiàn)如下效果：

在保持原來(lái)OSR的基礎(chǔ)上，可將時(shí)鐘頻率縮小為原來(lái)的一半，對(duì)運(yùn)放建立要求的時(shí)間因此變?yōu)樵瓉?lái)的兩倍， 運(yùn)放功耗因此降低 ；

在保持運(yùn)放和采樣頻率不變的前提下， 有效采樣頻率變?yōu)樵瓉?lái)的兩倍， OSR翻倍 ， 實(shí)現(xiàn)更好的噪聲整形效果。

雙采樣積分器原理簡(jiǎn)介

常用的運(yùn)放增益帶寬積GBW可以表示為式(1)：

gm和電流的關(guān)系可以表示為 式(2)：

對(duì)普通的開關(guān)電容積分器，假如運(yùn)放輸入對(duì)管的寬長(zhǎng)比保持不變，提高一倍采樣時(shí)鐘頻率需要將GBW翻倍，因此需要將工作電流提高為原來(lái)的四倍。

然而，對(duì)普通的開關(guān)電容積分器而言，當(dāng)時(shí)鐘處在輸入采樣相時(shí)，運(yùn)放處于空閑狀態(tài)。如果采用兩個(gè)采樣電容工作在交錯(cuò)的時(shí)鐘下，便可以將運(yùn)放更高效地使用，同時(shí)輸入信號(hào)采樣頻率也加倍。這就是雙采樣的基本思想。

圖1 雙采樣積分器單端實(shí)現(xiàn)

圖1給出了雙采樣積分器的單端實(shí)現(xiàn)方式。在該電路中，通過兩個(gè)不同的電容對(duì)輸入信號(hào)采樣，電容CS1在Φ1相采樣，在Φ2相進(jìn)行積分；電容CS2在Φ2相采樣，在Φ1相進(jìn)行積分，因此，在時(shí)鐘的兩個(gè)相位都同時(shí)存在采樣和積分，有效采樣頻率因此變?yōu)樵瓉?lái)的二倍。

不考慮其他非理想因素，雙采樣積分器的傳遞函數(shù)可以表示為式(3)：

其中：

n=0出現(xiàn)在Φ2為高時(shí)，同時(shí)需要注意的是：n代表第n個(gè)有效采樣周期，而不是采樣時(shí)鐘周期！雙采樣使得每個(gè)采樣時(shí)鐘周期內(nèi)有兩個(gè)有效采樣周期。

式(3)左邊兩項(xiàng)為一個(gè)理想的延遲積分器，但最后一項(xiàng)為輸入信號(hào)與(-1)n之積，這表征的是頻率為采樣頻率一半（fs/2，也就是時(shí)鐘頻率fc)的余弦信號(hào)被采樣后，與輸入信號(hào)調(diào)制得到的信號(hào)，該信號(hào)由兩個(gè)采樣電容之間的失配造成。

對(duì)輸入信號(hào)采樣而言，由于輸入信號(hào)頻率很低，上述調(diào)制信號(hào)不會(huì)出現(xiàn)在信號(hào)帶內(nèi)，因此不會(huì)影響輸入信號(hào)。

然而，對(duì)調(diào)制器的反饋DAC而言，由于DAC的輸出包含高頻量化噪聲，因此失配導(dǎo)致上述的信號(hào)調(diào)制現(xiàn)象會(huì)將量化噪聲折回帶內(nèi)，因而惡化調(diào)制器的SNR。該現(xiàn)象為雙采樣Sigma-Delta調(diào)制器的主要缺點(diǎn)！

解決該問題目前常用的幾個(gè)辦法包含積分器電路結(jié)構(gòu)設(shè)計(jì)抵消失配產(chǎn)生的額外電荷轉(zhuǎn)移；NTF在fs/2處放置零點(diǎn)；DAC采用單電容實(shí)現(xiàn)等，感興趣的讀者可以查閱相關(guān)文獻(xiàn)。

總結(jié)

本文簡(jiǎn)單地介紹了雙采樣技術(shù)的出發(fā)點(diǎn)與基本原理，并介紹了其目前存在的主要缺點(diǎn)。希望讀者多多指正。