方波時域與頻域
假設方波頻率為f0。橫軸諧波次數(shù)為0的柱狀圖代表直流分量的幅值,也就是方波的平均電壓(與占空比有關(guān)),諧波次數(shù)為1代表頻率為f0的正弦波分量的幅值,3代表,3*f0的正弦波分量幅值,以此類推。
可以看出,諧波只有奇數(shù)次的分量,1次諧波開始頻率越高,幅值越低,對波形影響也就越小。
那么,此時如果此方波過一個低通濾波器,將1,3,5,7...次諧波通通濾掉會如何?
結(jié)果就會只有一個0次諧波,也就是0.5V(50%占空比)的直流分量。那么此時我們IO輸出占空比變?yōu)?0%,輸出電壓就是0.4V,占空比80%,輸出就是0.8V,這不就實現(xiàn)了DAC的功能嗎?
模擬濾波器
二階有源低通濾波器
貝塞爾濾波器
除了上圖的濾波器外,如果不追求精度,可以直接LC低通濾波器,簡單實用,親測有效。
Matlab分析方波頻譜代碼
fs=10000; %采樣頻率
t=0:1/fs:1;
subplot(211);
plot(t,x);
subplot(212);
pspectrum(x); %顯示功率譜密度
審核編輯:湯梓紅
-
FPGA
+關(guān)注
關(guān)注
1630文章
21801瀏覽量
606349 -
dac
+關(guān)注
關(guān)注
43文章
2313瀏覽量
191638 -
模擬濾波器
+關(guān)注
關(guān)注
0文章
33瀏覽量
13438 -
數(shù)字IO
+關(guān)注
關(guān)注
0文章
8瀏覽量
8099
原文標題:FPGA數(shù)字IO如何實現(xiàn)DAC功能
文章出處:【微信號:HaveFunFPGA,微信公眾號:玩兒轉(zhuǎn)FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
DAC3161在應用中若要使用IO TEST該怎么用?
FPGA的IO
如何設計基于FPGA的多功能數(shù)字鐘?
將Kintex 7 FPGA與CMOS輸入DAC連接如何實現(xiàn)?
請問CPLD或者FPGA能夠實現(xiàn)任意的IO口對聯(lián)嗎?
FPGA實現(xiàn)數(shù)字時鐘
![<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b><b class='flag-5'>數(shù)字</b>時鐘](https://file.elecfans.com/web2/M00/49/36/pYYBAGKhtD-AJMdmAAAO8iIp7jM241.jpg)
基于FPGA和Quartus II的多功能數(shù)字鐘設計與實現(xiàn)
FPGA設計中DAC控制的Verilog實現(xiàn)圖文稿
![<b class='flag-5'>FPGA</b>設計中<b class='flag-5'>DAC</b>控制的Verilog<b class='flag-5'>實現(xiàn)</b>圖文稿](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
FPGA設計中DAC控制的Verilog實現(xiàn)
![<b class='flag-5'>FPGA</b>設計中<b class='flag-5'>DAC</b>控制的Verilog<b class='flag-5'>實現(xiàn)</b>](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
FPGA設計中DAC控制的Verilog實現(xiàn)修訂稿
![<b class='flag-5'>FPGA</b>設計中<b class='flag-5'>DAC</b>控制的Verilog<b class='flag-5'>實現(xiàn)</b>修訂稿](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
FPGA 結(jié)構(gòu)分析 -IO 資源
基于TXS0108實現(xiàn)FPGA IO Bank接不同外設IO接口電壓轉(zhuǎn)換
![基于TXS0108<b class='flag-5'>實現(xiàn)</b><b class='flag-5'>FPGA</b> <b class='flag-5'>IO</b> Bank接不同外設<b class='flag-5'>IO</b>接口電壓轉(zhuǎn)換](https://file1.elecfans.com/web2/M00/82/CC/wKgZomRi1jqALqKfAAAnbdD5Y9E131.png)
請問FPGA數(shù)字IO如何實現(xiàn)DAC功能呢?
![請問<b class='flag-5'>FPGA</b><b class='flag-5'>數(shù)字</b><b class='flag-5'>IO</b>如何<b class='flag-5'>實現(xiàn)</b><b class='flag-5'>DAC</b><b class='flag-5'>功能</b>呢?](https://file1.elecfans.com/web2/M00/8B/98/wKgZomSb1-2AE7FJAAA_JuScidU138.jpg)
評論