欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx跨時鐘域時序約束

FPGA開發(fā)之路 ? 來源:FPGA開發(fā)之路 ? 作者:FPGA_Developer ? 2022-12-12 09:49 ? 次閱讀

在 Xilinx CDC 設(shè)計中, 我們一般用到以下幾種時序約束:

set_clock_groups -asynchronous

set_false_path

set_max_delay -datapath_only

set_bus_skew

set_clock_groups -asynchronous

這個命令指定clock之間是異步關(guān)系,時序分析時會完全ignore這些clock之間的path。

值得注意的是,set_clock_groups 相比于其他的 timing exceptions 有更高的優(yōu)先級。如果你還是需要約束或者報告某些CDC path,是不能用 set_clock_groups 的。

set_false_path

這個命令指定相應(yīng)的path在時序分析時可以被ignore。經(jīng)過同步器同步的CDC path一般可以施加set_false_path約束。更general一些,我們認(rèn)為不需要時序約束的path都可以用這個命令。

set_max_delay -datapath_only

set_max_delay可以約束一條path的最大delay。-datapath_only可以指定在分析該path的timing slack時不考慮clock skew。因為異步時鐘是無法知道準(zhǔn)確的clock skew的,所以我們用 set_max_delay 來約束cdc path時一般要加 -datapath_only。Setup time仍然是會被考慮的,所以 required time = max_delay + setup_time。

值得注意的是,當(dāng)我們加了 -datapath_only,該path的hold time檢查會被ignore。另外set_min_delay 是不支持 -datapath_only的。

set_bus_skew

這個命令用來約束多條cdc path之間最大的time difference,這里的bus指的是多條cdc path而不是我們常說的總線。

set_bus_skew應(yīng)用的一個典型例子是異步FIFO中的格雷碼。在異步FIFO的設(shè)計中用到格雷碼,是為了使得跨時鐘域時只有一個bit發(fā)生跳變。但是如果多位格雷碼信號的cdc path之間的skew很大,則可能出現(xiàn)在跨時鐘域時多位bit跳變的情況。比如我們使用格雷碼00->01->11->10,假入bit 0的delay比bit 1的delay大過一個dest clock 時鐘周期,那么在dest clock 端,可能會看到00直接跳變到11。因此我們希望通過set_bus_skew來約束多位格雷碼信號,使其skew小于一個 dest clock period。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Xilinx
    +關(guān)注

    關(guān)注

    71

    文章

    2171

    瀏覽量

    122205
  • CDC
    CDC
    +關(guān)注

    關(guān)注

    0

    文章

    57

    瀏覽量

    17863
  • 時序約束
    +關(guān)注

    關(guān)注

    1

    文章

    115

    瀏覽量

    13462

原文標(biāo)題:Xilinx 跨時鐘域時序約束

文章出處:【微信號:FPGA開發(fā)之路,微信公眾號:FPGA開發(fā)之路】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    vivado約束案例:時鐘路徑分析報告

    時鐘路徑分析報告分析從一個時鐘(源時鐘)跨越到另一個
    的頭像 發(fā)表于 11-27 11:11 ?5939次閱讀
    vivado<b class='flag-5'>約束</b>案例:<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>路徑分析報告

    FPGA時序約束之衍生時鐘約束時鐘分組約束

    在FPGA設(shè)計中,時序約束對于電路性能和可靠性非常重要。在上一篇的文章中,已經(jīng)詳細(xì)介紹了FPGA時序約束的主時鐘
    發(fā)表于 06-12 17:29 ?2893次閱讀

    Xilinx FPGA編程技巧之常用時序約束詳解

    寄存器到寄存器約束往往指的是周期約束,周期約束的覆蓋范圍包括: 覆蓋了時鐘時序要求 覆蓋了
    發(fā)表于 04-12 17:39

    Xilinx FPGA編程技巧之常用時序約束詳解

    對數(shù)據(jù)的成功獲取。Xilinx約束系統(tǒng)允許設(shè)計者在不需考慮源和目的時鐘頻率、相位的情況下約束數(shù)據(jù)路徑的最大延時。 異步時鐘
    發(fā)表于 05-06 15:51

    時鐘時鐘約束介紹

    ->Core Cock Setup:pll_c0為(Latch Clock) 這兩個是時鐘時鐘,于是根據(jù)文中總結(jié):對于
    發(fā)表于 07-03 11:59

    時序約束時鐘約束

    vivado默認(rèn)計算所有時鐘之間的路徑,通過set_clock_groups命令可禁止在所標(biāo)識的時鐘組之間以及一個時鐘組內(nèi)的時鐘進(jìn)行時序分析
    發(fā)表于 09-21 12:40

    調(diào)試FPGA時鐘信號的經(jīng)驗總結(jié)

    1、時鐘信號的約束寫法  問題一:沒有對設(shè)計進(jìn)行全面的約束導(dǎo)致綜合結(jié)果異常,比如沒有設(shè)置異步時鐘
    發(fā)表于 11-15 14:47

    時鐘信號的幾種同步方法研究

    時鐘信號的同步方法應(yīng)根據(jù)源時鐘與目標(biāo)時鐘的相位關(guān)系、該信號的時間寬度和多個
    發(fā)表于 05-09 15:21 ?63次下載
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>信號的幾種同步方法研究

    Xilinx時序約束設(shè)計

    Xilinx時序約束設(shè)計,有需要的下來看看
    發(fā)表于 05-10 11:24 ?18次下載

    Xilinx時序約束培訓(xùn)教材

    FPGA學(xué)習(xí)資料教程之Xilinx時序約束培訓(xùn)教材
    發(fā)表于 09-01 15:27 ?0次下載

    xilinx時序分析及約束

    詳細(xì)講解了xilinx時序約束實現(xiàn)方法和意義。包括:初級時鐘,衍生時鐘,異步時終,多時終周期
    發(fā)表于 01-25 09:53 ?6次下載

    Xilinx時序設(shè)計與約束資料詳細(xì)說明

    本文檔的主要內(nèi)容詳細(xì)介紹的是Xilinx時序設(shè)計與約束資料詳細(xì)說明。
    發(fā)表于 01-14 16:26 ?34次下載

    時鐘電路設(shè)計總結(jié)

    時鐘操作包括同步時鐘操作和異步
    的頭像 發(fā)表于 05-18 09:18 ?790次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>電路設(shè)計總結(jié)

    約束時序分析的概念

    很多人詢問關(guān)于約束、時序分析的問題,比如:如何設(shè)置setup,hold時間?如何使用全局時鐘和第二全局時鐘(長線資源)?如何進(jìn)行分組約束?如
    的頭像 發(fā)表于 05-29 10:06 ?878次閱讀
    <b class='flag-5'>約束</b>、<b class='flag-5'>時序</b>分析的概念

    CDC時鐘處理及相應(yīng)的時序約束

    CDC(Clock Domain Conversion)時鐘分單bit和多bit傳輸
    的頭像 發(fā)表于 06-21 14:59 ?1937次閱讀