相控陣?yán)走_(dá)系統(tǒng)利用許多發(fā)射和接收通道來發(fā)揮作用。從歷史上看，這些平臺是使用單獨的發(fā)射和接收集成電路（IC）構(gòu)建的。這些系統(tǒng)使用單獨的芯片用于發(fā)射（Tx）電路中的數(shù)模轉(zhuǎn)換器（DAC）和接收（Rx）電路中的模數(shù)轉(zhuǎn)換器（ADC）。這種分離導(dǎo)致了許多大尺寸、高成本、高功耗的系統(tǒng)，以實現(xiàn)實現(xiàn)所需功能所需的通道數(shù)。由于制造和校準(zhǔn)的復(fù)雜性，這些系統(tǒng)通常也需要較長的上市時間。然而，最近一種利用集成收發(fā)器的方法將許多曾經(jīng)被認(rèn)為是不同的功能組合到單個IC中。使用這些 IC 可實現(xiàn)小尺寸、低功耗和成本、高通道數(shù)相控陣?yán)走_(dá)平臺，并加快上市時間。

集成收發(fā)器簡介

集成收發(fā)器（如圖1所示）將多種功能組合到單個IC上。例如，新型收發(fā)器將DAC、ADC、本振（LO）頻率合成器、微處理器、混頻器等集成到單個12 mm×12 mm單片產(chǎn)品中。此外，該產(chǎn)品結(jié)合了兩個接收通道和兩個發(fā)射通道，以及數(shù)字信號處理（DSP）組件，以實現(xiàn)系統(tǒng)所需的瞬時帶寬。還提供應(yīng)用程序接口（API），用于在客戶平臺上操作收發(fā)器。增益和衰減控制可以通過利用片上前端網(wǎng)絡(luò)來實現(xiàn)。提供內(nèi)置初始化和跟蹤校準(zhǔn)例程，以提供許多通信和軍事應(yīng)用所需的性能。

圖1.ADRV9009是集成收發(fā)器的一個示例，它將許多功能集成到單個IC中。

這些集成收發(fā)器能夠通過注入稱為REF_CLK的單個參考時鐘信號來創(chuàng)建發(fā)射器和接收器所需的所有時鐘信號。 然后，片內(nèi)鎖相環(huán)（PLL）合成DAC/ADC采樣、LO生成和微處理器時鐘所需的所有時鐘。如果內(nèi)部LO相位噪聲不足以滿足客戶應(yīng)用的需求，用戶可以選擇注入自己的低相位噪聲外部LO。

來自該器件的數(shù)據(jù)通過標(biāo)準(zhǔn)化的JESD204b多千兆串行數(shù)據(jù)接口卸載。該接口可實現(xiàn)大量同時數(shù)據(jù)接收和傳輸。新的集成收發(fā)器解決方案有助于提供接口IP，以簡化客戶的上市時間。如果需要確定性延遲和數(shù)據(jù)同步，用戶可以利用內(nèi)置的多芯片同步（MCS）功能并發(fā)出SYS_REF信號，作為初始通道對齊序列（ILAS）的主定時參考。1

此外，使用內(nèi)置的RFPLL相位同步功能，Tx或Rx通道的LO相位可以相對于主參考相位確定。通過同時利用MCS和RFPLL相位同步功能，可以在初始化器件、調(diào)諧或在軟件中打開和關(guān)閉無線電時復(fù)制相位對齊。新型集成收發(fā)器的示例提供了啟用這些功能的確定性相位。

圖2.內(nèi)置的RFPLL相位同步功能為系統(tǒng)提供了相對于主參考源的確定性相位關(guān)系。

使用多個集成收發(fā)器

如果一個系統(tǒng)需要兩個以上的接收器和兩個發(fā)射器，用戶仍然可以通過使用多個集成收發(fā)器，從單片Rx和Tx通道實現(xiàn)的小尺寸中受益。此技術(shù)的示例如圖 3 所示。利用并發(fā)SYS_REF脈沖同時觸發(fā)所有IC的內(nèi)部分壓器，可以同步多個集成收發(fā)器。這些SYS_REF脈沖可以由時鐘芯片或基帶處理器發(fā)出，具有可編程延遲，以解決到各種IC的路由之間的任何長度不匹配。數(shù)據(jù)路徑和跨多個芯片的多個LO都具有確定性。

圖3.可以使用多個集成收發(fā)器來增加系統(tǒng)的通道數(shù)。

集成收發(fā)器作為相控陣?yán)走_(dá)平臺的骨干

通過使用同步集成收發(fā)器增加通道數(shù)，這些器件就可以作為相控陣?yán)走_(dá)平臺的骨干。當(dāng)組合相位和幅度對齊的Tx和Rx通道時，使用多個集成收發(fā)器已經(jīng)顯示出系統(tǒng)級動態(tài)范圍、雜散和相位噪聲的改善。

片上DSP特性，如數(shù)控振蕩器（NCO）和數(shù)字上變頻器（DUC）或數(shù)字下變頻器（DDC），現(xiàn)在可以在單個IC中實現(xiàn)系統(tǒng)級雜散去相關(guān)方法。2

使用多個集成收發(fā)器組合接收器通道，既改善了系統(tǒng)級噪聲頻譜密度（NSD），又改善了雜散性能。這通過降低系統(tǒng)的有效本底噪聲，同時保持通道滿量程功率，改善了相控陣?yán)走_(dá)系統(tǒng)的動態(tài)范圍。圖4顯示了組合多達(dá)8個集成收發(fā)器Rx通道以有效增加相控陣系統(tǒng)中實現(xiàn)的位數(shù)時所測得的系統(tǒng)級結(jié)果。請注意，當(dāng)從一個通道變?yōu)榘藗€通道時，NSD和每個圖中紅線所示的計算本底噪聲提高了~6 dB。這是因為，盡管總共有八個通道，但只有四個不同的、不相關(guān)的LO（即N瞧=4） 在用于創(chuàng)建這八個通道的四個集成收發(fā)器中。這導(dǎo)致改進

這接近集成收發(fā)器提供的實驗結(jié)果。此外，不需要的鏡像頻率以不相關(guān)的方式相加，以實現(xiàn)系統(tǒng)級雜散性能改進。隨著通道數(shù)量的增加，這種改進可以進一步增強，從而實現(xiàn)可擴展的系統(tǒng)。

圖4.使用ADRV9009集成收發(fā)器組合Rx通道可降低噪聲頻譜密度并改善動態(tài)范圍。

此外，在相位對齊和組合多個集成收發(fā)器通道后，相控陣系統(tǒng)的相位噪聲可以得到改善。圖5的前三條跡線顯示的測量結(jié)果表明，當(dāng)使用四個集成收發(fā)器IC的內(nèi)部LO組合八個發(fā)射通道時，相位噪聲性能有所改善。同樣，在有四個不同且不相關(guān)的聯(lián)絡(luò)處（即N瞧= 4），當(dāng)從一個Tx通道變?yōu)榘藗€Tx通道時，相位噪聲改善了~6 dB。增加通道數(shù)可以進一步改善相控陣?yán)走_(dá)系統(tǒng)的相位噪聲?；蛘撸梢韵蛴?N 組成的每個子陣列注入一個外部 LOTRx集成收發(fā)器并改善子陣列級的起始相位噪聲，如圖5中的藍(lán)色跡線所示。但是，這是以該子陣列中的每個元素相關(guān)聯(lián)為代價的，因為它們都共享相同的LO源，因此它們無法在子陣列本身內(nèi)提供通道求和改進。對于圖5所示的外部LO相位噪聲數(shù)據(jù)，外部LO源使用羅德與施瓦茨SMA100B信號發(fā)生器。

圖5.使用內(nèi)部LO時，組合多個ADRV9009的Tx通道可改善系統(tǒng)級相位噪聲性能。外部LO注入為子陣列提供了改進的起始相位噪聲。

集成的DSP功能，如NCO、數(shù)字移相器和DUC/DDC，允許在數(shù)字域中進行基帶相位和頻率轉(zhuǎn)換，從而在基于集成收發(fā)器的多通道相控陣?yán)走_(dá)系統(tǒng)中實現(xiàn)數(shù)字波束成形。由于將功能捆綁在單個IC上，系統(tǒng)現(xiàn)在能夠在許多相關(guān)的相控陣應(yīng)用中使用集成收發(fā)器實現(xiàn)天線晶格間距。使用更多收發(fā)器增加通道數(shù)通常會導(dǎo)致波束更窄，但代價是增加系統(tǒng)占用空間。然而，由于現(xiàn)在在單個單片IC中具有多種功能，因此這種占位面積的增加現(xiàn)在比過去要小。使用 MATLAB 仿真輻射圖后，圖 6 顯示了從 N = 2?3到 N = 210通道導(dǎo)致波束變窄和理論瓣振幅變深。實際中的功率零點將由天線設(shè)計決定。

圖6.DSP 特性現(xiàn)在支持使用片上 NCO 和 DDC/DUC 進行數(shù)字相移。增加通道數(shù)和最佳相移會導(dǎo)致集成收發(fā)器形成的波束變窄。

結(jié)論

在單個IC中集成多個數(shù)字和模擬功能，可實現(xiàn)更小尺寸的相控陣?yán)走_(dá)系統(tǒng)。這些系統(tǒng)可以同時實現(xiàn)數(shù)字波束成形和混合波束成形，具體取決于系統(tǒng)規(guī)格。已經(jīng)證明了使用ADI公司的ADRV9009的系統(tǒng)級性能改進。這些集成器件支持各種新的系統(tǒng)，這些系統(tǒng)使用相同的硬件為多個應(yīng)用提供服務(wù)。

審核編輯：郭婷