欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA管腳的調(diào)整技巧

FPGA研究院 ? 來源:凡億PCB ? 作者:凡億PCB ? 2022-12-30 09:15 ? 次閱讀

(1)為了方便識(shí)別哪些Bank之間可以互調(diào),必須先對(duì)FPGA各個(gè)Bank進(jìn)行區(qū)分。在原理圖編輯界面中,執(zhí)行圖標(biāo)命令“交叉探針”,單擊某個(gè)FPGA的某個(gè)Bank,直接跳轉(zhuǎn)到PCB中相對(duì)應(yīng)的Bank管腳高亮,這時(shí)可以在某一機(jī)械層添加標(biāo)注,進(jìn)行標(biāo)記,如圖1所示。

525968d0-87d1-11ed-bfe3-dac502259ad0.png

圖1 Bank的標(biāo)記

(2)按照相同的操作方法可以把調(diào)整Bank在PCB中進(jìn)行標(biāo)記,如圖2所示。

5279dec6-87d1-11ed-bfe3-dac502259ad0.png

圖2 被標(biāo)記的FPGA

(3)完成上述步驟之后,就可以按照正常的BGA出線方式把所有的信號(hào)腳進(jìn)行引出,并按照走線順序?qū)优帕?,但非連接上,如圖3所示,飛線是交叉的,但是不直接連上。最后保存好所有文檔。

52953694-87d1-11ed-bfe3-dac502259ad0.png

圖3 信號(hào)走線的對(duì)接

(4)在PCB設(shè)計(jì)交互界面中,執(zhí)行菜單命令“工程-元器件關(guān)聯(lián)”,進(jìn)行元件匹配,將左邊元件全部匹配到右邊窗口,單擊“執(zhí)行更新”按鈕,執(zhí)行更新,如圖4所示。

52a68822-87d1-11ed-bfe3-dac502259ad0.png

圖4 元件的匹配

(5)執(zhí)行菜單命令“工具-管腳/部件交換-配置”,定義和使能可調(diào)換管腳元件,如果彈出警告,須重新返回第(4)步進(jìn)行操作,或者執(zhí)行從原理圖導(dǎo)入PCB的操作,使原理圖和PCB完全對(duì)應(yīng)上之后再按照此步驟進(jìn)行操作,否則會(huì)彈出如圖5所示的警告信息。

52c8674e-87d1-11ed-bfe3-dac502259ad0.png

圖5 警告信息

(6)找到FPGA對(duì)應(yīng)的元件位號(hào),勾選使能狀態(tài),雙擊該元件,對(duì)該元件的可以調(diào)換的I/O屬性管腳創(chuàng)建Group操作,單擊“OK”按鈕,設(shè)置完畢,如圖6所示。

52e2a302-87d1-11ed-bfe3-dac502259ad0.png

圖6 可調(diào)換FPGA的使能及Group設(shè)置

(7)執(zhí)行菜單命令“工具-管腳/部件交換-交互式管腳/網(wǎng)絡(luò)交換”,單擊之前對(duì)接的信號(hào)走線,進(jìn)行線序調(diào)換。注意:“Project”工程文件一定要保存一下,再操作。執(zhí)行完上述步驟之后,PCB管腳調(diào)換的工作就完成了,具體效果如圖7所示。

53220d76-87d1-11ed-bfe3-dac502259ad0.png

圖7 線序的調(diào)換調(diào)整

(8)PCB執(zhí)行調(diào)換更改之后,需要把網(wǎng)絡(luò)交互反導(dǎo)入原理圖,如圖8所示,執(zhí)行菜單命令“工程-工程選項(xiàng)”,勾選反導(dǎo)入選項(xiàng)“改變?cè)韴D管腳”。

534961e6-87d1-11ed-bfe3-dac502259ad0.png

圖8 反導(dǎo)入原理圖設(shè)置

(9)在PCB設(shè)計(jì)交互界面中,執(zhí)行“Update Schematic in Project”命令,按照之前原理圖導(dǎo)入PCB那樣的方法,完成PCB導(dǎo)入原理圖。

因?yàn)橛行┰韴D繪制的方式或格式錯(cuò)誤,執(zhí)行反標(biāo)可能不完全或殘缺,建議反標(biāo)之后利用正導(dǎo)入方式核對(duì)一遍或者直接手工方式繪制管腳更換表,再一一進(jìn)行比對(duì)更改。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21799

    瀏覽量

    606194
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4326

    文章

    23170

    瀏覽量

    400102
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    394

    文章

    4702

    瀏覽量

    86391
  • 管腳
    +關(guān)注

    關(guān)注

    1

    文章

    228

    瀏覽量

    32139
  • bank
    +關(guān)注

    關(guān)注

    0

    文章

    16

    瀏覽量

    14903

原文標(biāo)題:【干貨分享】FPGA管腳的調(diào)整技巧

文章出處:【微信號(hào):FPGA研究院,微信公眾號(hào):FPGA研究院】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    FPGA 管腳分配需要考慮的因素

    FPGA 管腳分配需要考慮的因素FPGA 管腳分配需要考慮的因素 在芯片的研發(fā)環(huán)節(jié),FPGA 驗(yàn)證是其中的重要的組成部分,如何有效的利用
    發(fā)表于 08-11 10:27

    FPGA管腳分配需要考慮的因素

    FPGA管腳分配需要考慮的因素 FPGA 管腳分配需要考慮的因素 在芯片的研發(fā)環(huán)節(jié),FPGA 驗(yàn)證是其中的重要的組成部分,如何有效的利用
    發(fā)表于 08-11 11:34

    FPGA設(shè)計(jì)管腳分配注意點(diǎn)

    FPGA設(shè)計(jì)管腳分配注意點(diǎn)
    發(fā)表于 08-11 16:10

    圖文解析如何分配FPGA管腳

    在芯片的研發(fā)環(huán)節(jié),FPGA 驗(yàn)證是其中的重要的組成部分,如何有效的利用 FPGA 的資源,管腳分配也是必須考慮的一個(gè)重要問題。一般較好的方法是在綜合過程中通過時(shí)序的一些約束讓對(duì)應(yīng)的工具自動(dòng)分配,但是
    發(fā)表于 01-06 17:38

    怎么看FPGA管腳定義

    現(xiàn)在設(shè)計(jì)FPGA電路,想用EP4CE40F484,可是數(shù)據(jù)手冊(cè)里沒有A1、B2······這些管腳的定義,想請(qǐng)問一下FPGA管腳定義改怎么看啊?
    發(fā)表于 03-29 10:53

    FPGA管腳該怎么設(shè)計(jì)?

    FPGA管腳主要包括:用戶I/O(UserI/O)、配置管腳、電源、時(shí)鐘及特殊應(yīng)用管腳等。其中有些管腳可有多種用途,所以在設(shè)計(jì)
    發(fā)表于 09-18 07:34

    注意!調(diào)整FPGA管腳時(shí)別犯這些錯(cuò)

    FPGA管腳調(diào)整隨著 FPGA 的不斷開發(fā),其功能越來越強(qiáng)大,也給其布線帶來了很大的便捷性—管腳調(diào)整
    發(fā)表于 04-26 07:00

    Xilinx 7系列FPGA管腳是如何定義的?

    引言: 我們?cè)谶M(jìn)行FPGA原理圖和PCB設(shè)計(jì)時(shí),都會(huì)涉及到FPGA芯片管腳定義和封裝相關(guān)信息,本文就Xilinx 7系列FPGA給出相關(guān)參考,給FP
    發(fā)表于 05-28 09:23

    FPGA設(shè)計(jì)管腳分配

    在芯片的研發(fā)環(huán)節(jié),FPGA 驗(yàn)證是其中的重要的組成部分,如何有效的利用FPGA 的資源,管腳分配也是必須考慮的一個(gè)重要問題。一般較好的方法是在綜合過程中通過時(shí)序的一些約束讓對(duì)應(yīng)的工具自動(dòng)分配,但是從研發(fā)的時(shí)間段上來考慮這種方法往
    發(fā)表于 01-25 18:19 ?163次下載

    關(guān)于管腳 FPGA重要的資源之一

    管腳FPGA重要的資源之一,FPGA管腳分別包括,電源管腳,普通I/O,配置管腳,時(shí)鐘專用輸
    發(fā)表于 06-28 14:34 ?4027次閱讀

    調(diào)整FPGA管腳之前 需要注意以下事項(xiàng)

    隨著 FPGA 的不斷開發(fā),其功能越來越強(qiáng)大,也給其布線帶來了很大的便捷性—管腳調(diào)整。
    發(fā)表于 03-13 09:48 ?1242次閱讀

    FPGA管腳調(diào)整技巧

    完成上述步驟之后,就可以按照正常的BGA出線方式把所有的信號(hào)腳進(jìn)行引出,并按照走線順序?qū)优帕?,但非連接上,如圖12-4所示,飛線是交叉的,但是不直接連上。最后保存好所有文檔。
    發(fā)表于 08-13 09:57 ?1020次閱讀

    FPGA管腳調(diào)整 有哪些方法技巧

    (1)為了方便識(shí)別哪些Bank之間可以互調(diào),必須先對(duì)FPGA各個(gè)Bank進(jìn)行區(qū)分。在原理圖編輯界面中,執(zhí)行圖標(biāo)命令“交叉探針”,單擊某個(gè)FPGA的某個(gè)Bank,直接跳轉(zhuǎn)到PCB中相對(duì)應(yīng)的Bank管腳高亮,這時(shí)可以在某一機(jī)械層添加
    的頭像 發(fā)表于 10-14 16:02 ?1147次閱讀

    FPGA管腳調(diào)整的注意事項(xiàng)

    點(diǎn)擊上方 藍(lán)字 關(guān)注我們 隨著FPGA的不斷開發(fā),其功能越來越強(qiáng)大,也給其布線帶來了很大的便捷性—管腳調(diào)整。 對(duì)于密集的板卡,走線時(shí)可以不再繞來繞去,而是根據(jù)走線的順序進(jìn)行信號(hào)的調(diào)整
    的頭像 發(fā)表于 06-20 11:20 ?883次閱讀