工業(yè)過程控制、便攜式醫(yī)療設(shè)備和自動化測試設(shè)備中使用的多路復(fù)用數(shù)據(jù)采集系統(tǒng)（DAS）需要更高的通道密度，用戶希望測量來自多個傳感器的信號，并將許多輸入通道監(jiān)控和掃描到單個ADC或多個ADC中。多路復(fù)用的總體優(yōu)勢是每個通道所需的ADC數(shù)量更少，從而節(jié)省了印刷電路板（PCB）空間、功耗和成本。自動化測試設(shè)備和電力線監(jiān)控應(yīng)用中的一些系統(tǒng)需要每個通道的專用采樣保持放大器和ADC，以便同時對輸入進(jìn)行采樣，以獲得更高的每通道采樣率，并以額外的PCB面積和功耗為代價(jià)保留相位信息。系統(tǒng)設(shè)計(jì)人員根據(jù)最終應(yīng)用中的性能、功耗、尺寸和成本要求進(jìn)行權(quán)衡。他們選擇一種轉(zhuǎn)換器架構(gòu)和拓?fù)?，并使用市場上可用的分立或集成元件?shí)現(xiàn)其信號鏈。圖 1 顯示了多路復(fù)用 DAS 的簡化框圖，用于監(jiān)控和順序采樣各種傳感器類型。有時，信號鏈在多路復(fù)用器和ADC之間利用緩沖放大器或可編程增益放大器。

圖1.典型的多路復(fù)用數(shù)據(jù)采集系統(tǒng)。

多路復(fù)用器輸入在切換通道時會出現(xiàn)小的電壓毛刺或反沖。這種反沖是多路復(fù)用器的導(dǎo)通和關(guān)斷時間、導(dǎo)通電阻和負(fù)載電容的函數(shù)。具有低導(dǎo)通電阻的大型開關(guān)通常會產(chǎn)生較大的輸出電容，每次切換輸入時都必須將其充電至新電壓。如果輸出未穩(wěn)定到新電壓，則會發(fā)生串?dāng)_誤差。因此，多路復(fù)用器的帶寬必須足夠，并且必須在多路復(fù)用器輸入端使用緩沖放大器或大電容來建立滿量程階躍。此外，流過導(dǎo)通電阻的漏電流會引入增益誤差，因此兩者都應(yīng)保持較小。

SAR 與 Σ-Δ 模數(shù)轉(zhuǎn)換器架構(gòu)

圖2顯示了基于電荷再分配電容數(shù)模轉(zhuǎn)換器（DAC）陣列的逐次逼近寄存器（SAR）的基本轉(zhuǎn)換器架構(gòu)。它在每個轉(zhuǎn)換起始邊沿對輸入信號進(jìn)行一次采樣，比較每個時鐘邊沿上的位，并通過控制邏輯調(diào)整數(shù)模轉(zhuǎn)換器的輸出，直到該輸出與模擬輸入非常接近。因此，它需要來自獨(dú)立外部時鐘的N個時鐘周期，以迭代方式實(shí)現(xiàn)單個N位轉(zhuǎn)換。

圖2.基本 SAR ADC 架構(gòu)。

圖3所示為一種基本的Σ-Δ型ADC架構(gòu)，該架構(gòu)以過采樣頻率（Kf）連續(xù)采樣模擬輸入信號S）的調(diào)制器，其轉(zhuǎn)換輸出是在Kf處采集的一系列樣本的加權(quán)平均值S.更高分辨率的Σ-Δ型ADC具有更長的轉(zhuǎn)換時間，因?yàn)樗枰?N樣本以完成單個轉(zhuǎn)換。

圖3.基本Σ-Δ型ADC架構(gòu)。

內(nèi)部比較器噪聲和DAC線性度決定了SAR ADC轉(zhuǎn)換的精度，而調(diào)制器中積分器的建立時間（開關(guān)）決定了Σ-Δ型ADC轉(zhuǎn)換的精度。SAR ADC面臨的挑戰(zhàn)之一是，在一次轉(zhuǎn)換結(jié)束和下一次轉(zhuǎn)換開始之間的采集時間內(nèi)，驅(qū)動放大器需要建立注入模擬輸入的開關(guān)瞬態(tài)電流。

SAR ADC的輸入帶寬（數(shù)十MHz）高于采樣頻率。所需的輸入信號帶寬通常在數(shù)十到數(shù)百kHz之間，因此需要抗混疊來濾除折疊回目標(biāo)帶寬的不需要的混疊。在Σ-Δ型ADC的情況下，所需的輸入信號帶寬通常在直流到幾kHz之間，數(shù)字濾波器的輸入帶寬低于調(diào)制器的采樣頻率，因此放寬了抗混疊要求。數(shù)字濾波器去除目標(biāo)帶寬之外的噪聲，然后抽取器將輸出數(shù)據(jù)速率降低回奈奎斯特速率。

多路復(fù)用應(yīng)用挑戰(zhàn)

精密SAR ADC因其易用性、低功耗、小封裝和低延遲而在許多應(yīng)用中很受歡迎，可簡化多路復(fù)用DAS中的快速通道切換。精密Σ-Δ型ADC在工業(yè)和音頻應(yīng)用中很受歡迎，用于帶外抑制，并在實(shí)施斬波時抑制接近直流（50 Hz/60 Hz）的1/f噪聲成分。在這種情況下，高分辨率換取了ADC的采樣速率。

SAR ADC本質(zhì)上是異步的，可實(shí)現(xiàn)快速控制環(huán)路設(shè)計(jì)，與轉(zhuǎn)換相關(guān)的延遲或流水線延遲幾乎為零，并且對接近滿量程的階躍輸入的快速響應(yīng)，因此，它是許多多路復(fù)用應(yīng)用的熱門選擇。而Σ-Δ轉(zhuǎn)換器架構(gòu)傳統(tǒng)上是單調(diào)的（這意味著它可以在任何一個時間點(diǎn)進(jìn)行轉(zhuǎn)換），并使用集成調(diào)制器進(jìn)行過采樣和數(shù)字抽取濾波，這需要全局內(nèi)部或外部時鐘源來同步所有內(nèi)部模塊，從而導(dǎo)致非零周期延遲或建立時間問題。一些系統(tǒng)還依賴于在數(shù)字化過程中具有跨多個通道的均勻性，具有低延遲，從而能夠使用SAR ADC實(shí)現(xiàn)更輕松、更快速的通道切換。盡管數(shù)字濾波器存在延遲（群延遲），但Σ-Δ型ADC通常用于多路復(fù)用各種傳感器類型，如溫度、壓力或稱重傳感器，以緩慢的輸出數(shù)據(jù)速率（如過程控制）采集小的電壓變化。這主要是由于其高分辨率、高精度、噪聲和動態(tài)范圍性能，而SAR ADC通常需要在每個通道上進(jìn)行低通濾波或緩沖，這增加了空間和成本方面的復(fù)雜性。

一些精密SAR ADC的吞吐速率較高，允許以快速掃描速率多路復(fù)用多個通道，用于數(shù)字化過程，因此需要的ADC數(shù)量更少，從而節(jié)省PCB面積和成本。精密Σ-Δ型ADC多路復(fù)用的輸出數(shù)據(jù)速率受到數(shù)字濾波器類型建立時間的限制，這限制了其建立多路復(fù)用器通道快速滿量程轉(zhuǎn)換的能力。建立時間也因所用數(shù)字濾波器的類型而異。用戶必須等待數(shù)字濾波器的完全建立時間，才能獲得有效的轉(zhuǎn)換結(jié)果，然后才能將通道切換到下一個通道。一些帶有內(nèi)置sinc（sinx/x）數(shù)字濾波器的Σ-Δ型ADC通過屏蔽內(nèi)部數(shù)字濾波器結(jié)果來實(shí)現(xiàn)單周期建立或零延遲，并在第一次轉(zhuǎn)換內(nèi)或啟動新的采樣周期之前輸出完全建立的數(shù)據(jù)結(jié)果。這些ADC的輸出數(shù)據(jù)速率始終小于其完全建立的延遲時間。

兩類精密ADC在多路復(fù)用應(yīng)用中面臨的共同問題是帶寬、建立時間和輸入范圍要求。在多路復(fù)用DAS中，當(dāng)輸入通道切換到下一個通道時，關(guān)鍵挑戰(zhàn)之一是ADC必須能夠支持較大的電壓幅度階躍變化和快速轉(zhuǎn)換，即使對于直流型信號也是如此，因?yàn)檩斎腚A躍可能會從負(fù)滿量程電壓（有時為地）變?yōu)檎凉M量程電壓，反之亦然。換句話說，輸入通道之間的大電壓階躍在很短的時間內(nèi)產(chǎn)生，ADC輸入必須能夠建立這個大電壓階躍。這給ADC驅(qū)動器帶來了額外的負(fù)擔(dān)，在這種情況下，ADC驅(qū)動器的大信號帶寬成為選擇ADC驅(qū)動器的關(guān)鍵規(guī)格。幅度步長較大時，會出現(xiàn)非線性效應(yīng)，壓擺率和輸出電流特性限制了ADC驅(qū)動器能力和輸出響應(yīng)。多路復(fù)用器通道切換必須與ADC轉(zhuǎn)換引腳同步，并且應(yīng)在轉(zhuǎn)換開始后的小開關(guān)延遲（數(shù)十ns）后切換到下一個通道，以允許最大時間建立所選通道。為了保證最大吞吐量下的性能，多路復(fù)用系統(tǒng)中的所有元件必須在多路復(fù)用器開關(guān)和下一次轉(zhuǎn)換開始之間完全建立于ADC輸入端。

集成式和分立式多路復(fù)用精密 DAS 解決方案

根據(jù)客戶的需求，目前市場上有兩種類型的精密 DAS 解決方案可用于多路復(fù)用應(yīng)用：集成組件和分立組件。分立式多路復(fù)用解決方案的優(yōu)勢在于，可以根據(jù)其性能要求靈活地選擇合適的信號調(diào)理組件。用戶仍然需要擔(dān)心與通道切換、時序和建立時間相關(guān)的復(fù)雜設(shè)計(jì)問題。有人可能會說，用戶可以靈活地切換多路復(fù)用器輸入通道并進(jìn)行外部校準(zhǔn)以校準(zhǔn)誤差，但這可能會以犧牲性能和靈活性為代價(jià)來增加電路板的尺寸和成本。一些客戶還喜歡在FPGA上進(jìn)行自己的定制數(shù)字濾波，而不是靈活地使用芯片上可用的數(shù)字濾波。

如果客戶使用基于多路復(fù)用的集成解決方案，則無需擔(dān)心通道切換、排序和建立時間問題。此外，這種方法可以提供每個通道的配置，具有不同的輸入范圍和誤差校準(zhǔn)選項(xiàng)。在這種情況下，客戶在信號調(diào)理方面的靈活性較低，但這種方法可以簡化他們的設(shè)計(jì)，節(jié)省面積和物料清單成本，同時提供足夠的性能。目前市面上一些高度集成的SAR和Σ-Δ型ADC減輕了與設(shè)計(jì)精密DAS相關(guān)的許多挑戰(zhàn)。這些IC無需緩沖、電平轉(zhuǎn)換、放大、衰減或以其他方式調(diào)理輸入信號。它們還消除了共模抑制、噪聲、通道切換、時序和建立時間方面的問題。

系統(tǒng)設(shè)計(jì)人員在根據(jù)多路復(fù)用數(shù)據(jù)采集系統(tǒng)的性能、功耗、尺寸和成本要求選擇SAR或Σ-Δ轉(zhuǎn)換器架構(gòu)時，應(yīng)考慮此處介紹的設(shè)計(jì)優(yōu)缺點(diǎn)。

審核編輯：郭婷