自UCIe產(chǎn)業(yè)聯(lián)盟這一推進(jìn)Chiplet互聯(lián)生態(tài)的組織成立以來，采用Chiplet這種新興設(shè)計(jì)方式的解決方案就迎來了井噴的趨勢(shì)。根據(jù)Omdia的預(yù)計(jì)，全球Chiplet市場(chǎng)將在2024年增長(zhǎng)至58億美元，并在2035年達(dá)到570億美元。

在這個(gè)潛力十足的市場(chǎng)面前，相關(guān)標(biāo)準(zhǔn)也在不斷出爐，近日，國(guó)內(nèi)集成電路相關(guān)企業(yè)及專家共同主導(dǎo)制定的《小芯片接口總線技術(shù)要求》團(tuán)隊(duì)標(biāo)準(zhǔn)在完成意見征求后，也正式通過了工信部中國(guó)電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會(huì)的審定。

而在推進(jìn)Chiplet普及的努力中，不僅有微軟、Meta和谷歌這類促進(jìn)者成員，還有IP廠商和EDA廠商作為貢獻(xiàn)營(yíng)收的主力軍。除了快速布局的國(guó)際IP和EDA廠商以外，國(guó)內(nèi)廠商也紛紛開啟了自己的Chiplet進(jìn)程。

IP廠商紛紛開啟了Chiplet轉(zhuǎn)型

芯原作為大陸排名第一、全球排名第7的半導(dǎo)體IP供應(yīng)商，自然也不會(huì)錯(cuò)過這股Chiplet大潮。早在2021年，芯原科技在接受機(jī)構(gòu)調(diào)研時(shí)，就表示他們已經(jīng)開始與全球頂尖的晶圓廠開啟基于5nmChiplet的項(xiàng)目合作，基于Arm架構(gòu)的CPU IP Chiplet已經(jīng)進(jìn)入了芯片設(shè)計(jì)階段，而用于AI運(yùn)算的NPU IP Chiplet也已經(jīng)進(jìn)入了設(shè)計(jì)與實(shí)現(xiàn)階段。

?
InnolinkChiplet方案/ 芯動(dòng)科技

在Chiplet標(biāo)準(zhǔn)化道路上走得比較靠前的國(guó)內(nèi)IP廠商當(dāng)屬芯動(dòng)科技，早在2020年，芯動(dòng)科技就和清華交叉院、紫光存儲(chǔ)等企業(yè)共同發(fā)起了Chiplet產(chǎn)業(yè)聯(lián)盟，同時(shí)推出了自己的InnolinkChiplet。根據(jù)芯動(dòng)科技的描述，其InnolinkPHY和ControllerChiplet方案在物理層上可兼容UCIe協(xié)議，而且已經(jīng)獲得了Silicon驗(yàn)證，最高可支持3.4Tbps/mm2的帶寬效率密度，以低功率小面積實(shí)現(xiàn)更大的互聯(lián)帶寬，非常適合用于高性能ASIC/FPGA硬件設(shè)計(jì)中。

同樣加入U(xiǎn)CIe產(chǎn)業(yè)聯(lián)盟的IP企業(yè)還有超摩科技，超摩科技的錦雷3200是專為Chiplet互聯(lián)打造的die-to-dieSPHY IP，這也是超摩科技第一代Chiplet互聯(lián)IP產(chǎn)品。參數(shù)上來看，錦雷3200可以做到每通道16Gbps的數(shù)據(jù)速率，在沒有ECC的情況下做到小于10到15的BER。

?
錦雷3200 Chiplet架構(gòu)/ 超摩科技

錦雷3200選擇了臺(tái)積電N12這一工藝節(jié)點(diǎn)，其ChipletD2D互聯(lián)樣片已經(jīng)流片并完成了初步測(cè)試。從應(yīng)用場(chǎng)景上來看，超摩科技給錦雷3200的定位包括云端計(jì)算、人工智能、數(shù)據(jù)通信和自動(dòng)駕駛，都是需要高傳輸速率的場(chǎng)景。在超摩科技自己推出的企業(yè)級(jí)高性能CPU觀云9000中，也用到了Chiplet的設(shè)計(jì)方法。

追求先進(jìn)封裝的EDA廠商開始發(fā)力Chiplet

為了實(shí)現(xiàn)Chiplet的設(shè)計(jì)，同樣需要EDA廠商出力，在設(shè)計(jì)工具層面上支持Chiplet。芯和半導(dǎo)體作為擁有3DIC先進(jìn)封裝設(shè)計(jì)分析全流程EDA的企業(yè)，也成了首家加入U(xiǎn)CIe產(chǎn)業(yè)聯(lián)盟的國(guó)產(chǎn)EDA廠商。

?
3DIC先進(jìn)封裝設(shè)計(jì)分析全流程EDA平臺(tái)/ 芯和半導(dǎo)體

芯和半導(dǎo)體的3DIC先進(jìn)封裝設(shè)計(jì)分析全流程EDA平臺(tái)，是業(yè)界首個(gè)用于3DIC多芯片系統(tǒng)設(shè)計(jì)分析的統(tǒng)一平臺(tái)，集成了新思科技3DIC Complier和芯和半導(dǎo)體的Metis，做到了2.5D/3D先進(jìn)封裝的系統(tǒng)設(shè)計(jì)和仿真分析，全面支持2.5D Interposer、3DIC和Chiplet設(shè)計(jì)，也支持臺(tái)積電和三星的先進(jìn)封裝工藝節(jié)點(diǎn)。

同樣開始發(fā)力Chiplet的EDA廠商還有合見工軟。要應(yīng)對(duì)Chiplet在先進(jìn)封裝的挑戰(zhàn)，必須打破在復(fù)雜多維空間系統(tǒng)級(jí)設(shè)計(jì)互連，實(shí)現(xiàn)數(shù)據(jù)的一致性和信號(hào)、電源、熱、應(yīng)力的完整性。為此合見工軟在去年發(fā)布了先進(jìn)封裝協(xié)同設(shè)計(jì)環(huán)境（UniVistaIntegrator，簡(jiǎn)稱UVI）之后，又在今年6月推出了UVI功能增強(qiáng)版。

UVI功能增強(qiáng)版首次真正意義上實(shí)現(xiàn)了系統(tǒng)級(jí)Sign-off功能，可在同一設(shè)計(jì)環(huán)境中導(dǎo)入多種格式的IC、Interposer、Package和PCB數(shù)據(jù)，支持全面的系統(tǒng)互連一致性檢查（System-Level LVS），同時(shí)在檢查效率、圖形顯示、靈活度與精度上都有大幅提升。

小結(jié)

除了以上提到的這些廠商之外，還有芯云凌、牛芯半導(dǎo)體、長(zhǎng)鑫存儲(chǔ)等企業(yè)也都紛紛加入了UCIe產(chǎn)業(yè)聯(lián)盟。可以看出，對(duì)于國(guó)內(nèi)專注于高速接口等高性能IP廠商和先進(jìn)3D封裝的EDA廠商來說，Chiplet的出現(xiàn)是一個(gè)不可多得的機(jī)遇。

芯片設(shè)計(jì)公司為了進(jìn)一步減少成本加快上市時(shí)間，重復(fù)利用Chiplet的頻率會(huì)逐步提高。但目前Chiplet仍主要用于復(fù)雜的高端芯片設(shè)計(jì)中，所用工藝也基本在5nm到16nm之間，隨著未來制造成本進(jìn)一步降低的話，相信會(huì)有更多的IP授權(quán)廠商完成Chiplet供應(yīng)商的轉(zhuǎn)型。