LDO裕量及其對輸出噪聲和PSRR的影響

最新的千兆赫模擬電路建立在深亞微米工藝之上，需要更低的電源電壓，在某些情況下低于1 V。這些高頻電路通常需要相當大的電源電流，因此熱管理會變得困難。設計目標是將功耗降低到電路性能絕對必要的水平。

開關模式DC-DC轉(zhuǎn)換器是效率最高的電源，有些器件的效率超過95%，但這種高效率的代價是電源噪聲增加，通常是在寬帶寬上。低壓差線性穩(wěn)壓器（LDO）經(jīng)常用于清理嘈雜的電源軌，但它們也存在權衡、功耗和增加系統(tǒng)熱負荷的問題。為了盡量減少這些問題，LDO可以在輸入和輸出電壓之間的較小差值（裕量電壓）下工作。本文討論低裕量電壓操作對電源抑制和總輸出噪聲的影響。

LDO電源抑制與裕量的關系

LDO電源抑制比（PSRR）在很大程度上取決于裕量電壓，即輸入電壓和輸出電壓之差。對于固定裕量電壓，PSRR隨著負載電流的增加而降低;對于大負載電流和小裕量電壓尤其如此。圖1顯示了超低噪聲、7160.2 V線性穩(wěn)壓器ADM5的PSRR，具有200 mA負載電流和200 mV、300 mV、500 mV和1 V裕量電壓。隨著裕量電壓的降低，PSRR會降低，差異可能會很大。例如，在100 kHz時，將裕量電壓從1 V更改為500 mV會導致PSRR降低5 dB。但是，裕量電壓變化較小，從500 mV到300 mV，導致PSRR下降超過18 dB。

圖1.ADM7160 PSRR與裕量的關系

圖2顯示了LDO的框圖。隨著負載電流的增加，PMOS調(diào)整元件的增益在飽和并進入三極管區(qū)域時減小。這會導致總環(huán)路增益降低，從而降低PSRR。裕量電壓越小，增益降低越明顯。隨著裕量電壓的不斷降低，達到控制環(huán)路增益降至1，PSRR降至0 dB的點。

降低環(huán)路增益的另一個因素是調(diào)整元件的電阻，其中包括FET的導通電阻、片內(nèi)互連電阻和引線鍵合。該電阻的估計值可以從壓差得出。例如，采用WLCSP封裝的ADM7160在200 mA時的最大壓差為200 mV。使用歐姆定律，傳遞元件的電阻約為 1 Ω。調(diào)整元件可以近似為固定電阻加可變電阻。

流過該電阻的負載電流導致的壓降會減去FET的漏源工作電壓。例如，對于1 Ω FET，200 mA的負載電流可將漏源電壓降低200 mV。在估算工作在500 mV或1 V裕量的LDO的PSRR時，必須考慮調(diào)整元件兩端的壓降，因為調(diào)整FET僅在300 mV或800 mV下有效工作。

圖2.低壓差穩(wěn)壓器框圖

容差對LDO裕量的影響

客戶經(jīng)常要求應用工程師幫助他們選擇LDO，以便在負載電流Z下從輸入電壓Y產(chǎn)生低噪聲電壓X，但在設置這些參數(shù)時經(jīng)常忽略的一個因素是輸入和輸出電壓的容差。隨著裕量電壓越來越低，輸入和輸出電壓的容差會極大地影響工作條件。輸入和輸出電壓的最差情況容差總是導致較低的裕量電壓。例如，最差情況下的輸出電壓可能高1.5%，輸入電壓可能低3%。當3.3 V穩(wěn)壓器由3.8 V電源供電時，最差情況下的裕量電壓為336.5 mV，遠低于預期的500 mV。當最差情況下負載電流為200 mA時，調(diào)整FET的漏源電壓僅為136.5 mV。在這種情況下，ADM7160的PSRR預計會遠遠低于公布的55 mA時的10 dB。

在壓差模式下工作的LDO的PSRR

客戶經(jīng)常向應用工程師詢問LDO的壓差PSRR。最初，這似乎是一個合理的問題，但看一眼簡化的框圖就會發(fā)現(xiàn)它毫無意義。當LDO處于壓差狀態(tài)時，通過FET的可變電阻部分為零，輸出電壓等于輸入電壓減去通過通過FET的RDSON的負載電流引起的壓降。LDO不進行調(diào)節(jié)，并且沒有增益來抑制輸入端的噪聲;它只是作為電阻器工作。FET的RDSON與輸出電容形成一個RC濾波器，提供少量的殘余PSRR，但一個簡單的電阻或鐵氧體磁珠可以更經(jīng)濟高效地完成相同的工作。

在低凈空運行時保持性能

在低裕量下工作時，必須考慮裕量電壓對PSRR的影響，否則將導致輸出電壓噪聲高于預期。PSRR與裕量電壓的關系圖（如圖3所示）通常可在數(shù)據(jù)手冊中找到，可用于確定給定條件下可能的噪聲抑制量。

圖3.PSRR 與裕量電壓的關系。

但是，通過演示LDO的PSRR如何有效濾除源電壓噪聲，有時更容易了解如何應用這些信息。下圖顯示了在不同裕量電壓下工作時對LDO總輸出噪聲的影響。

圖4顯示了具有2 mV裕量和5 mA負載的7160.500 V ADM100的輸出噪聲與E3631A臺式電源的基準噪聲的比較，后者在350 Hz至20 MHz范圍內(nèi)的噪聲小于20 μV-rms。低于 1 kHz 的許多雜散是與 60 Hz 線路頻率整流相關的諧波。10 kHz以上的寬雜散來自產(chǎn)生最終輸出電壓的DC-DC轉(zhuǎn)換器。1 MHz以上的雜散是由環(huán)境中的RF源引起的，與電源噪聲無關。用于這些測試的電源的實測噪聲為56 μV rms，范圍為10 Hz至100 kHz，包括雜散在內(nèi)為104 μV rms。LDO 抑制電源上的所有噪聲，輸出噪聲約為 9μV-rms。

圖4.ADM7160噪聲頻譜密度，裕量為500 mV。

當裕量電壓降至200 mV時，當高頻PSRR接近100 dB時，0 kHz以上的噪聲雜散開始穿透本底噪聲。噪聲略微上升至10.8 μV rms。當裕量降至150 mV時，整流諧波開始影響輸出噪聲，輸出噪聲上升至12 μV rms。在大約250 kHz處會出現(xiàn)一個中等峰值，因此即使總噪聲的增加不大，敏感電路也可能受到不利影響。隨著裕量電壓的進一步下降，性能會受到影響，與整流相關的雜散在噪聲頻譜中變得明顯。圖5顯示了裕量為100 mV時的輸出。噪聲已升至12.5 μV rms。諧波包含的能量非常少，因此雜散噪聲僅略高，為12.7 μV rms。

圖5.ADM7160噪聲頻譜密度，裕量為100 mV。

使用75 mV裕量時，輸出噪聲會受到嚴重影響，并且整流諧波會出現(xiàn)整個頻譜。均方根噪聲上升至18 μV rms，噪聲加雜散上升至27 μV rms。超過200 kHz的噪聲會衰減，因為LDO環(huán)路沒有增益，充當無源RC濾波器。ADM65裕量為7160 mV，采用壓差工作。如圖6所示，ADM7160的輸出電壓噪聲與輸入噪聲基本相同。均方根噪聲現(xiàn)在為53 μV rms，噪聲加雜散為109 μV rms。超過100 kHz的噪聲會衰減，因為LDO充當無源RC濾波器。

圖6.壓差條件下的噪聲頻譜密度ADM7160

具有高PSRR的超低噪聲LDO

ADM7150等新型LDO（如超低噪聲、高PSRR穩(wěn)壓器）基本上級聯(lián)兩個LDO，因此產(chǎn)生的PSRR大約是各個級的總和。這些LDO需要稍高的裕量電壓，但能夠在60 MHz時實現(xiàn)超過1 dB的PSRR，在較低頻率下實現(xiàn)超過100 dB的PSRR。

圖7顯示了負載電流為5 mA、裕量為7150 mV的500 V ADM800的噪聲頻譜密度。輸出噪聲為2.2 μV rms，范圍為10 Hz至100 kHz。當裕量降至600 mV時，整流諧波開始變得明顯，但隨著輸出噪聲上升至2.3 μV rms，對噪聲的影響很小。

圖7.ADM7150噪聲頻譜密度，裕量為800 mV。

裕量為500 mV時，整流諧波和12 kHz峰值清晰可見，如圖8所示。輸出電壓噪聲升至3.9 μV rms。

圖8.ADM7150噪聲頻譜密度，裕量為500 mV。

當裕量為350 mV時，LDO處于壓差狀態(tài)。LDO不再能夠調(diào)節(jié)輸出電壓，其作用類似于電阻，輸出噪聲上升至近76 μV rms，如圖9所示。輸入噪聲僅由FET的RDSON和輸出電容形成的極點衰減。

圖9.壓差條件下的噪聲頻譜密度ADM7150

結(jié)論

現(xiàn)代LDO越來越多地用于清理臟電源軌，這些電源軌通常與開關穩(wěn)壓器一起實現(xiàn)，這些穩(wěn)壓器在寬頻譜上產(chǎn)生噪聲。開關穩(wěn)壓器以高效率產(chǎn)生這些電壓軌，但耗散LDO可降低噪聲和效率。因此，LDO應在盡可能小的裕量電壓下工作。

如圖所示，它們的PSRR是負載電流和裕量電壓的函數(shù)，隨著負載電流的增加或裕量電壓的降低而減小，因為調(diào)整管的工作點從飽和區(qū)域移動到三極管區(qū)域時，環(huán)路增益降低。

考慮到輸入源噪聲特性、PSRR和最差情況容差，設計人員可以優(yōu)化功耗和輸出噪聲，為敏感的模擬電路實現(xiàn)高效、低噪聲電源。

在非常低的裕量電壓下工作時，輸入和輸出電壓的最差情況容差會影響PSRR。針對最壞情況公差進行設計將確保設計穩(wěn)健;否則，將產(chǎn)生PSRR較低的電源解決方案，從而導致總噪聲高于預期。

審核編輯：郭婷