使用always_ff和在靈敏度列表中指定一個(gè)時(shí)鐘邊沿并不意味著過程中的所有邏輯都是時(shí)序邏輯。綜合編譯器將推斷出每個(gè)被非阻塞賦值的變量的觸發(fā)器。阻塞賦值也可能推斷出觸發(fā)器,這取決于賦值語句相對(duì)于程序中其他賦值和操作的順序和上下文。
然而,在有些情況下,組合邏輯數(shù)據(jù)流行為將從時(shí)序邏輯程序中推斷出來。
時(shí)序賦值右側(cè)的操作符將綜合為組合邏輯,其輸出成為觸發(fā)器的D輸入。
如果時(shí)序分配的右側(cè)調(diào)用一個(gè)函數(shù),該函數(shù)將綜合為組合邏輯,其輸出成為觸發(fā)器的D輸入。
圍繞著賦值語句的決策語句可能會(huì)綜合為組合式多路復(fù)用邏輯,選擇那個(gè)表達(dá)式作為觸發(fā)器的D輸入。
在begin-end語句組中對(duì)臨時(shí)變量的阻塞賦值,將綜合為組合邏輯,其中臨時(shí)變量成為在begin-end中后續(xù)非阻塞賦值推斷出的觸發(fā)器的輸入。
下面非例子說明了在begin-end語句組中對(duì)臨時(shí)變量的阻塞賦值,將綜合為組合邏輯。
下面就是上面的例子中推斷的示意圖。
對(duì)中間臨時(shí)變量的阻塞賦值
審核編輯 :李倩
-
邏輯
+關(guān)注
關(guān)注
2文章
833瀏覽量
29516 -
觸發(fā)器
+關(guān)注
關(guān)注
14文章
2018瀏覽量
61379 -
時(shí)序
+關(guān)注
關(guān)注
5文章
392瀏覽量
37447
原文標(biāo)題:【數(shù)字實(shí)驗(yàn)室】時(shí)序邏輯程序中推斷組合邏輯?
文章出處:【微信號(hào):Open_FPGA,微信公眾號(hào):OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
FPGA之組合邏輯與時(shí)序邏輯、同步邏輯與異步邏輯的概念
如何避免組合邏輯程序中的意外鎖存
soc中的組合邏輯和時(shí)序邏輯應(yīng)用說明
勇敢的芯伴你玩轉(zhuǎn)Altera FPGA連載25:組合邏輯與時(shí)序邏輯
【技巧分享】時(shí)序邏輯和組合邏輯的區(qū)別和使用
在FPGA中何時(shí)用組合邏輯或時(shí)序邏輯
基于位串編碼的遺傳歸納邏輯程序設(shè)計(jì)
FPGA中組合邏輯和時(shí)序邏輯的區(qū)別
組合邏輯電路和時(shí)序邏輯電路比較_組合邏輯電路和時(shí)序邏輯電路有什么區(qū)別
![<b class='flag-5'>組合</b><b class='flag-5'>邏輯</b>電路和<b class='flag-5'>時(shí)序</b><b class='flag-5'>邏輯</b>電路比較_<b class='flag-5'>組合</b><b class='flag-5'>邏輯</b>電路和<b class='flag-5'>時(shí)序</b><b class='flag-5'>邏輯</b>電路有什么區(qū)別](https://file.elecfans.com/web1/M00/45/8D/o4YBAFpwOm-AeOViAADjgo-gVO0256.jpg)
組合邏輯電路和時(shí)序邏輯電路的區(qū)別和聯(lián)系
![<b class='flag-5'>組合</b><b class='flag-5'>邏輯</b>電路和<b class='flag-5'>時(shí)序</b><b class='flag-5'>邏輯</b>電路的區(qū)別和聯(lián)系](https://file.elecfans.com//web2/M00/98/8B/pYYBAGQQOSqAVA6NAACVUJcYAZg590.jpg)
評(píng)論