PDN阻抗是從負載端看過去的電源分配網(wǎng)絡的阻抗，PDN阻抗要小于目標阻抗，這些概念對于做電源完整性的人來說再熟悉不過了，網(wǎng)上也有大量的文檔介紹，但是很多概念說得很模糊。 目標阻抗通常的表達式如下：

公式中，Imax表示什么？ 為什么需要乘以50%？

1、Imax是什么意思？

首先，需要知道一個概念，一個MOS管的開關(guān)損耗是和該MOS管的開關(guān)頻率成正比的，一個芯片是由成千上萬的MOS管組成的，芯片工作在不同的模式或者說業(yè)務情況，芯片中的MOS管使能的數(shù)量和開關(guān)頻率是不同的。 在滿業(yè)務加超頻的模式下芯片的功耗是最大的，此時也就最費電。 功率P=電壓*電流，芯片的供電電壓時恒定的，功耗越大也就是說芯片需要的電流就越大。 滿業(yè)務加超頻時的電流就是這個Imax。

2、為什么需要乘以50%？

如果電源一直以Imax這個電流給負載芯片供電，就不會有電壓噪聲，但不幸的是，成千上萬的MOS管一會這個enable，一會那個powerdown，一直在變化。 也就導致了負載芯片需要的電流一直在變化。 到底變化多大呢？ 不同的芯片，變化量也不一樣。 目標阻抗的定義是允許的電壓噪聲除以這個變化量。 50%只是一個假設(shè)，而不是一個有意義的量。 舉個例子，一個芯片，最大電流是30A（也許只有1%的時間芯片在這種情況下工作），芯片的電流動態(tài)范圍為30*50%=15A，也就是說可能芯片電流在大多數(shù)情況下從10A到25A這個量級內(nèi)不斷變化。

3、兩種用ADS仿真PDN阻抗的方法

①、S參數(shù)仿真

建立如上所示電路原理圖，其中板級分布電阻和分布電感為3mohm，和0.32nH，濾波電容的容值為100uF，寄生電感1nH，寄生阻抗10mohm；片上電容800nF。 通過S參數(shù)仿真可以得到Z參數(shù)，Z11就是我們要求的PDN阻抗。 仿真結(jié)果如下，從圖中可以看出在11MHz時由于片上電容和板級濾波電容的寄生電感產(chǎn)生的反諧振點，這個反諧振點導致PDN阻抗大大增加。

②、AC仿真

建立如下仿真模型，Vout就是PND阻抗，因為負載為一個1A的電流源。

仿真結(jié)果如下，曲線和用S參數(shù)得到的基本相同，但是諧振點的幅值還是有略微的差別。

4、時域仿真

從上面的PDN阻抗來看，1MHz以內(nèi)，阻抗很低，也就是表示在1MHz以內(nèi)即使電流波動范圍很大，也不會產(chǎn)生很大的噪聲。 但是同樣波動范圍的電流在10MHz時就會產(chǎn)生很大的電壓噪聲。 我們通過時域仿真模擬下這個現(xiàn)象。 建立仿真模型如下：

電流動態(tài)范圍10A-15A，頻率1MHz

電壓噪聲小

電流動態(tài)范圍10A-15A，頻率10MHz

電壓噪聲大

同時，我們也可以計算出，當動態(tài)電流為5A時的目標阻抗=2*5%/5 = 20mohm。 從上面得到的PDN阻抗曲線可以看出，當頻率為10MHz時，阻抗已經(jīng)遠遠大于20mohm。