為了滿足日益復雜的芯片設計，以及日益旺盛的國產化需求，思爾芯全新推出企業(yè)級硬件仿真系統(tǒng)——OmniArk芯神鼎。

超大容量搭配諸多創(chuàng)新軟件讓用戶實現(xiàn)MHz級仿真加速、全自動智能編譯流程、強大調試能力、多種仿真驗證模式，豐富的VIP庫。擁有多項自主知識產權的核心技術，目前已在多個芯片設計企業(yè)推廣使用。幫助汽車電子、CPU、AI、5G、云計算等SoC 設計所需的復雜驗證。

01. 產品軟硬件介紹

超大容量可擴展的硬件

芯神鼎采用超大規(guī)?？蓴U展商用FPGA陣列架構設計，機箱模塊結構，方便維護和擴展。產品形態(tài)從桌面型到機柜型，最大設計規(guī)?？蛇_10億門，滿足從IP級到系統(tǒng)級的功能驗證需求。

便捷易用的軟件系統(tǒng)

芯神鼎包含一套便捷易用的軟件系統(tǒng)，支持GUI圖形界面和TCL腳本命令，集成編譯、運行、調試的完整流程。

02. 快速移植和部署

支持Verilog，System Verilog等常用開發(fā)語言

用戶設計語法自動糾錯

自動化的門控時鐘、三態(tài)、多驅等處理

03. 全自動智能編譯流程

芯神鼎整個編譯流程皆為全自動，較少需要用戶干預，通過多種核心技術，就能實現(xiàn)高效編譯與自由設計。

多線程（進程）并行綜合

超大規(guī)模的用戶內存自動建模映射

多時鐘域時序分析，運行頻率估算

Smart P&R技術，幫助參數(shù)智能優(yōu)化

增量編譯，減少編譯時間

04. MHz級仿真加速

為了加速汽車電子、CPU、AI、5G、云計算等領域復雜片上系統(tǒng)（SoC）的硬件和軟件驗證，芯神鼎采用4大技術創(chuàng)新，可實現(xiàn)高達數(shù)MHz的仿真速度。

時序驅動的分割和路由算法：兼顧最小切割和關鍵路徑延時

時序驅動的TDM和引腳分配：關鍵路徑采用更小的Ratio比

系統(tǒng)級時序建模及時序分析：準確估算最大運行頻率、為時序驅動算法提供反饋

ABS（Auto-Block Select）技術：解決超大規(guī)模設計的性能挑戰(zhàn)

05. 強大的調試糾錯能力

芯神鼎有著多樣化信號采集手段，比如：靜態(tài)探針，動態(tài)探針，信號全可視（IO/Register/Logic/Memory)，更有靈活設置信號觸發(fā)方式，支持對任意信號的波形實時抓取。

此外還支持存儲器后門讀寫，可以為固件的裝載和調試提供便利；支持Force/Release/Deposit，方便進行故障注入測試；并且內置了波形查看工具，并支持波形與RTL代碼反標，方便在RTL源碼級調試，使得整個調試糾錯能力更高效。

06. 多種仿真驗證模式

芯神鼎擁有多種的仿真驗證模式，如TBA、ICE、QEMU等模式，滿足多種驗證場景的需求。

07. 豐富的VIP庫

芯神鼎擁有豐富的VIP庫，支持常見高性能接口的速度適配，如AHB、AXI、PCIe、DDR、Ethernet、USB等，可以滿足不同驗證場景需求。





審核編輯：劉清