這里提到的局部重配置技術(shù)（Partial Reconfiguration） 是現(xiàn)場可編程門陣列（呵呵，就是FPGA了） 器件中的一部分。指的是在FPGA其他部分還在正常運行的情況下對其局部進(jìn)行的重新配置。

眾所周知，硬件也可以像軟件一樣做模塊化的設(shè)計。比如使用HDL在FPGA器件內(nèi)部，先創(chuàng)建子模塊，再用更高級的模塊來封裝各種子模塊。在某些情況下，如果在FPGA的一部分還在正常工作時，能實時調(diào)整其他一個或多個子模塊功能，將是一個很有好處的事情。

一般情況下，要重新配置一個FPGA需要使其處于復(fù)位狀態(tài)，并通過外部控制器重新加載一個新設(shè)計到器件中。而局部重配置技術(shù)允許在FPGA內(nèi)部或外部的控制器在加載一個局部設(shè)計到一個可重配置模塊中時，設(shè)計中的其他部分仍能繼續(xù)正常工作。局部重配置還可以用于存儲多種設(shè)計時的節(jié)省空間目的，比如說只存儲多種設(shè)計之間不同的局部，設(shè)計的相同部分僅保存一次，不會重復(fù)保存。

舉個常見例子，比如在通信產(chǎn)品中，如果一個FPGA器件控制多個連接，一些連接可能要加密，并且要加載不同的加密IP核來處理不同的連接，這時有了局部重配置技術(shù)就不用down掉整個控制器來切換了。

目前局部重配置技術(shù)還不能支持XILINX旗下全部的FPGA產(chǎn)品系列。當(dāng)前版本的軟件中僅支持Virtex II, Virtex II Pro, and Virtex 4系列，更新的產(chǎn)品系列應(yīng)該在更新的軟件版本中支持。一個特殊的軟件流程要在這種模塊設(shè)計過程中被強調(diào)注意。典型情況下，這種設(shè)計模塊是建立在FPGA內(nèi)部經(jīng)過良好定義的邊界上的，并且需要通過特別的設(shè)計，將其映射到內(nèi)部硬件上。

從設(shè)計的功能性上來分，局部重配置可以分為以下兩種：

動態(tài)局部重配置（dynamic partial reconfiguration）, 顯而易見，這是個可以活動的重配置，它允許FPGA的其他部分還在正常運行的情況下改變器件的一部分。
靜態(tài)局部重配置（static partial reconfiguration），在這種重配置處理期間，器件不是活動的。當(dāng)局部數(shù)據(jù)被發(fā)送入FPGA時，器件的其余部分是停止的（處于shutdown模式），配置完成后其余部分才又開始運行。
XILINX的FPGA器件的局部重配置還可以分為以下兩種類型：

基于模塊的局部重配置（Module-based partial reconfiguration）允許重配置設(shè)計中特定的模塊元件。要確保通過可重配置模塊邊界的通信，需要事先準(zhǔn)備好一種特殊的總線宏單元。該總線宏單元作為一種固定的路由橋工作，連接設(shè)計中空余部分的可重配置模塊?；谀K的局部重配置在設(shè)計規(guī)范階段需要運行一套特定的Guidelines。最終為設(shè)計中的每個可重配置模塊都創(chuàng)建一個分立的bit流。這樣的bit流即可被用來運行局部重配置。

基于區(qū)別的局部重配置（Difference-based partial reconfiguration） 可以被用在對設(shè)計的一次小修改上。尤其是在改變LUT等式或存儲器塊內(nèi)容時尤為有效。這樣的局部bit流僅包含現(xiàn)有設(shè)計結(jié)構(gòu)和新結(jié)構(gòu)之間的區(qū)別信息?；趨^(qū)別的局部重配置有兩種方式：前端和后端。前端方式基于硬件描述語言（HDL）的修改。這種方式對于一個需要完全重復(fù)綜合和實現(xiàn)過程的解決方案來講是很清晰的。后端方式允許在原型設(shè)計的實現(xiàn)階段進(jìn)行修改，因此不需要重新執(zhí)行綜合過程。兩種方式的運用都會創(chuàng)建局部bit流，并都能用于FPGA的局部重配置功能。

需要提示注意的是：局部重配置僅能更新FPGA的一部分。更新期間不需要FPGA的任何部分繼續(xù)運行。

審核編輯 ：李倩