在進行FPGA原型驗證的過程中，當要把大型的SoC進行FPGA原型驗證時，有時候會遇到一種情況，同樣的接口分兩組出去到不同的模塊，而這兩個模塊規(guī)模較大，又需要分割在兩片F(xiàn)PGA中，這時候就會像下圖一樣：

此時，途中畫圈的Block到底應(yīng)該放在FPGA_A中還是FPGA_B中呢？假如放在FPGA_A中，則會增加FPGA_A和FPGA_B的IO資源，如下圖所示，F(xiàn)PGA需要64+8=72個IO，而FPGA_B則需要64個IO。這樣，對于整個FPGA原型驗證系統(tǒng)而言，光這一個功能點，IO資源一共使用了64+72=136個，然而真正的SoC并不僅僅是這一點兒功能，實際上需要更多的IO去連接各個FPGA。

所以，對于原型驗證系統(tǒng)，我們推薦采用復(fù)制邏輯的辦法，以使FPGA原型驗證系統(tǒng)在不改變SoC功能的情況下，完成IO的節(jié)省，如下圖所示，使用的IO數(shù)量從64+72下降到8+8、所以FPGA原型驗證系統(tǒng)的EDA工具要有分辨那些模塊能夠在不改變功能的前提下復(fù)制到不同的FPGA中，以節(jié)省IO。

誠然，節(jié)省IO的代價使增加了整個系統(tǒng)的邏輯資源，但這個增加是值得的。復(fù)制是一個非常有用的技巧，當我們進行分區(qū)時，或者最好是在分區(qū)之前，我們應(yīng)該注意復(fù)制機會，以降低IO需求。復(fù)制對于在FPGA之間分發(fā)芯片支持項目（如時鐘和重置）也非常有用。