本文介紹了MOS晶體管的基礎知識，以期更好地了解此類晶體管中可能發(fā)生的漏電流。

MOS晶體管正在縮小，以最大限度地提高其在集成電路內(nèi)的封裝密度。這導致了氧化物厚度的減少，從而降低了MOS器件的閾值電壓。在較低的閾值電壓下，漏電流變得很大，并有助于功耗。這就是為什么我們必須了解MOS晶體管中各種類型的漏電流。

在我們嘗試了解各種漏電流元件之前，讓我們先回顧一下MOS晶體管的核心概念。這將有助于我們更好地了解該主題。

重新審視MOS晶體管結構

MOS晶體管結構由金屬，氧化物和半導體結構（因此稱為MOS）組成。

考慮將具有p基板和n+擴散阱的NMOS晶體管作為漏極和源極。氧化層由SiO制成2生長在漏極和源頭之間的通道上。柵極端子由n+摻雜的多晶硅或鋁制成。

圖1.NMOS晶體管的鳥瞰圖。所有圖片來自S. M. Kang， Y. Leblebici，CMOS數(shù)字集成電路，TMH， 2003， ch.3， pp：83-93

在無偏置條件下，漏極/源極和基板界面處的pn結是反向偏置的。晶體管的能帶圖如圖2所示。

圖2.無偏NMOS晶體管的能帶圖

如您所見，金屬、氧化物和半導體的費米能級會對齊。由于氧化物-半導體界面處的壓降，Si能帶存在彎曲。內(nèi)置電場的方向是從金屬到氧化物再到半導體，電壓降的方向與電場的方向相反。

這種壓降是由于金屬和半導體之間的功函數(shù)差而發(fā)生的（部分壓降發(fā)生在氧化物上，其余發(fā)生在Si-SiO上2接口）。功函數(shù)是電子從費米能級逃逸到自由空間所需的能量。您可以了解有關MOS晶體管帶圖和帶彎曲的更多信息喬丹·埃德蒙茲的這段視頻.

積累

接下來，假設柵極具有負電壓，并且漏極和基板的源極接地。由于負電壓，基板上的孔（多數(shù)載流子）被吸引到表面。這種現(xiàn)象稱為積累?；逯械纳贁?shù)載流子（電子）被推回其中深處。下面給出了相應的能量帶圖。

圖3.柵極端子負電壓的NMOS晶體管的能帶圖

由于電場的方向是從半導體到氧化物再到金屬，因此能帶向相反方向彎曲。另外，請注意費米能級的變化。

枯竭和枯竭區(qū)域

或者，考慮柵極電壓剛好大于零?？昭ū慌懦饣鼗逯?，通道中沒有任何移動電荷載流子。這種現(xiàn)象稱為損耗，并且會產(chǎn)生比無偏條件下更寬的消耗區(qū)域。

圖4.NMOS 中的耗盡區(qū)

圖5.圖4所示的NMOS耗盡區(qū)域的相應能帶圖

由于電場從金屬到氧化物再到半導體，因此能帶向下彎曲。

表面反演

如果柵極處的正電壓進一步增加，則襯底中的少數(shù)載流子（電子）被吸引到溝道表面。這種現(xiàn)象稱為表面反轉，表面剛好反轉的柵極電壓稱為閾值電壓（V千).

圖6.NMOS晶體管中的表面反轉

圖7.NMOS晶體管的相應能帶圖如圖6所示

電子在源極和漏極之間形成傳導通道。如果漏極電壓從零電位增加，則漏極電流（Id） 開始在源極和漏極之間流動。能帶進一步向下彎曲，并在半導體氧化物界面處彎曲。

在這里，內(nèi)在費米能級小于p型襯底的費米能級。這支持了在表面，半導體是n型的觀點（在n型材料的能帶圖中，內(nèi)征費米能級低于供體能級）。

在下一篇文章中，我們將描述MOS晶體管中的六種漏電流。