欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

跨時(shí)鐘域電路設(shè)計(jì):多位寬數(shù)據(jù)通過FIFO跨時(shí)鐘域

FPGA技術(shù)驛站 ? 來源:FPGA技術(shù)驛站 ? 2023-05-11 14:01 ? 次閱讀

FIFO是實(shí)現(xiàn)多位寬數(shù)據(jù)的異步跨時(shí)鐘域操作的常用方法,相比于握手方式,F(xiàn)IFO一方面允許發(fā)送端在每個(gè)時(shí)鐘周期都發(fā)送數(shù)據(jù),另一方面還可以對(duì)數(shù)據(jù)進(jìn)行緩存。需要注意的是對(duì)FIFO控制信號(hào)的管理,以避免發(fā)生“寫滿”后繼續(xù)寫或“讀空”后繼續(xù)讀的狀況。這些控制信號(hào)包括寫時(shí)鐘域下的寫使能信號(hào)(wr_en,輸入)和寫滿標(biāo)記信號(hào)(full,輸出),讀時(shí)鐘域下的讀使能信號(hào)(rd_en,輸入)和讀空標(biāo)記信號(hào)(empty,輸出),如下圖所示。圖中黑色標(biāo)記信號(hào)為必選信號(hào)如輸入/輸出數(shù)據(jù)信號(hào)2(din/dout),藍(lán)色標(biāo)記信號(hào)為可選信號(hào)如快滿/快空信號(hào)(almost_full/almost_empty)。

deebaa8e-efbd-11ed-90ce-dac502259ad0.png

無論是通過XPM方式(XPM_FIFO)還是IP方式(FIFO Generator),都需要注意,因?yàn)檫@里針對(duì)的是異步跨時(shí)鐘域情形,所以XPM應(yīng)選擇xpm_fifo_async,使用IP時(shí)應(yīng)選擇Independent Clocks,如下圖所示。

df148ecc-efbd-11ed-90ce-dac502259ad0.png

從約束層面看,無論是XPM_FIFO還是IP方式,都會(huì)有自帶的約束,如下圖所示。這些自帶約束包括set_max_delay,set_bus_skew和set_false_path,如圖中藍(lán)色方框內(nèi)容所示。尤其要注意的是set_max_delay約束,由于其優(yōu)先級(jí)較set_clock_groups和set_false_path低,故要避免該約束被其所覆蓋,導(dǎo)致約束失效。

df2b0ee0-efbd-11ed-90ce-dac502259ad0.png

具體來說,如果wr_clk和rd_clk兩個(gè)時(shí)鐘域下除了通過FIFO隔離的路徑外,還有其他跨時(shí)鐘域路徑,對(duì)于這些跨時(shí)鐘域路徑,倘若直接采用set_clock_groups進(jìn)行約束,如下圖所示,那么就會(huì)導(dǎo)致FIFO自帶的set_max_delay被覆蓋掉。這可通過命令report_exceptions查看,如下圖所示,注意圖中紅色方框標(biāo)記。

df47c724-efbd-11ed-90ce-dac502259ad0.png

df65bf18-efbd-11ed-90ce-dac502259ad0.png

在這種情形下,顯然不能再用set_clock_groups進(jìn)行約束。那么該如何對(duì)這些跨時(shí)鐘域路徑約束呢?我們分情況討論。如果對(duì)這些跨時(shí)鐘域路徑操作使用的是XPM_CDC,那么Vivado會(huì)直接使用其自帶約束,這些自帶約束的作用域僅限于XPM_CDC,所以不會(huì)覆蓋FIFO自帶約束。如果對(duì)這些跨時(shí)鐘域路徑操作使用的是用戶模塊,那么在約束時(shí),若確認(rèn)為偽路徑,應(yīng)使用set_false_path,同時(shí)-from和-to的對(duì)象應(yīng)使用get_cells或get_pins獲取,而不能使用get_clocks獲取。如果cell較多,而且也無法用通配符完全匹配到,那么可以使用如下方式:即仍使用set_max_delay外加選項(xiàng)-datapath_only,-from和-to的對(duì)象仍通過get_clocks獲取,而延遲值可以填一個(gè)很大的值,如這里的50(代表50ns),這樣就等效于set_false_path。report_exceptions的結(jié)果也顯示FIFO自帶約束沒有被覆蓋,如下圖所示。

df7ec062-efbd-11ed-90ce-dac502259ad0.png

dfa1ded0-efbd-11ed-90ce-dac502259ad0.png

綜上所述,使用異步FIFO完成多位寬數(shù)據(jù)的跨時(shí)鐘域操作時(shí),要注意FIFO自帶有set_max_delay約束,確保該約束不會(huì)被set_false_path或set_clock_groups所覆蓋,否則可能發(fā)生時(shí)序收斂,但系統(tǒng)不能正常工作的情形。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電路設(shè)計(jì)
    +關(guān)注

    關(guān)注

    6677

    文章

    2463

    瀏覽量

    205279
  • fifo
    +關(guān)注

    關(guān)注

    3

    文章

    389

    瀏覽量

    43836
  • 信號(hào)
    +關(guān)注

    關(guān)注

    11

    文章

    2804

    瀏覽量

    77068
  • 時(shí)鐘域
    +關(guān)注

    關(guān)注

    0

    文章

    52

    瀏覽量

    9569
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    815

    瀏覽量

    66862

原文標(biāo)題:跨時(shí)鐘域電路設(shè)計(jì)(7):多位寬數(shù)據(jù)通過FIFO跨時(shí)鐘域

文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    多位數(shù)據(jù)通過握手方式時(shí)鐘

    對(duì)于多位數(shù)據(jù),我們可以采用握手方式實(shí)現(xiàn)時(shí)鐘操作。該方式可直接使用xpm_cdc_hands
    的頭像 發(fā)表于 05-06 09:22 ?1224次閱讀
    <b class='flag-5'>多位</b><b class='flag-5'>寬</b><b class='flag-5'>數(shù)據(jù)通過</b>握手方式<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>

    時(shí)鐘的解決方案

    在很久之前便陸續(xù)談過亞穩(wěn)態(tài),FIFO,復(fù)位的設(shè)計(jì)。本次亦安做一個(gè)簡(jiǎn)單的總結(jié),從宏觀上給大家展示時(shí)鐘的解決方案。
    的頭像 發(fā)表于 01-08 09:42 ?964次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>的解決方案

    如何處理好FPGA設(shè)計(jì)中時(shí)鐘間的數(shù)據(jù)

    時(shí)鐘處理是FPGA設(shè)計(jì)中經(jīng)常遇到的問題,而如何處理好時(shí)鐘間的
    發(fā)表于 07-29 06:19

    如何處理好時(shí)鐘間的數(shù)據(jù)

    時(shí)鐘處理是什么意思?如何處理好時(shí)鐘間的數(shù)據(jù)
    發(fā)表于 11-01 07:44

    看看Stream信號(hào)里是如何做時(shí)鐘握手的

    popArea里stream.m2sPipe,這個(gè)版本效率相較于前者,略低一些:StreamFifoCC這個(gè)就沒有什么好說的了,通過fifo來實(shí)現(xiàn)stream信號(hào)的時(shí)鐘
    發(fā)表于 07-07 17:25

    如何解決異步FIFO時(shí)鐘亞穩(wěn)態(tài)問題?

    時(shí)鐘的問題:前一篇已經(jīng)提到要通過比較讀寫指針來判斷產(chǎn)生讀空和寫滿信號(hào),但是讀指針是屬于讀時(shí)鐘
    的頭像 發(fā)表于 09-05 14:29 ?6088次閱讀

    關(guān)于FPGA中時(shí)鐘的問題分析

    時(shí)鐘問題(CDC,Clock Domain Crossing )是多時(shí)鐘設(shè)計(jì)中的常見現(xiàn)象。在FPGA領(lǐng)域,互動(dòng)的異步時(shí)鐘
    發(fā)表于 08-19 14:52 ?3402次閱讀

    關(guān)于時(shí)鐘的詳細(xì)解答

    每一個(gè)做數(shù)字邏輯的都繞不開時(shí)鐘處理,談一談SpinalHDL里用于時(shí)鐘處理的一些手段方法
    的頭像 發(fā)表于 04-27 10:52 ?4320次閱讀
    關(guān)于<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>的詳細(xì)解答

    單位信號(hào)如何時(shí)鐘

    單位(Single bit)信號(hào)即該信號(hào)的位為1,通??刂菩盘?hào)居多。對(duì)于此類信號(hào),如需時(shí)鐘可直接使用xpm_cdc_single
    的頭像 發(fā)表于 04-13 09:11 ?1372次閱讀

    時(shí)鐘電路設(shè)計(jì)總結(jié)

    時(shí)鐘操作包括同步時(shí)鐘操作和異步
    的頭像 發(fā)表于 05-18 09:18 ?779次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計(jì)</b>總結(jié)

    FPGA時(shí)鐘處理方法(一)

    時(shí)鐘是FPGA設(shè)計(jì)中最容易出錯(cuò)的設(shè)計(jì)模塊,而且一旦時(shí)鐘出現(xiàn)問題,定位排查會(huì)非常困難,因?yàn)?/div>
    的頭像 發(fā)表于 05-25 15:06 ?2077次閱讀
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>處理方法(一)

    FPGA時(shí)鐘處理方法(二)

    上一篇文章已經(jīng)講過了單bit時(shí)鐘的處理方法,這次解說一下多bit的時(shí)鐘方法。
    的頭像 發(fā)表于 05-25 15:07 ?1078次閱讀
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>處理方法(二)

    時(shí)鐘電路設(shè)計(jì)—單比特信號(hào)傳輸

    時(shí)鐘(CDC)的應(yīng)從對(duì)亞穩(wěn)定性和同步性的基本了解開始。
    的頭像 發(fā)表于 06-27 14:25 ?1134次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計(jì)</b>—單比特信號(hào)傳輸

    時(shí)鐘電路設(shè)計(jì):?jiǎn)挝?b class='flag-5'>寬信號(hào)如何時(shí)鐘

    單位(Single bit)信號(hào)即該信號(hào)的位為1,通常控制信號(hào)居多。對(duì)于此類信號(hào),如需時(shí)鐘可直接使用xpm_cdc_single,如
    的頭像 發(fā)表于 08-16 09:53 ?1420次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計(jì)</b>:?jiǎn)挝?b class='flag-5'>寬</b>信號(hào)如何<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>

    fpga時(shí)鐘通信時(shí),慢時(shí)鐘如何讀取快時(shí)鐘發(fā)送過來的數(shù)據(jù)?

    時(shí),由于時(shí)鐘頻率不同,所以可能會(huì)產(chǎn)生元件的不穩(wěn)定情況,導(dǎo)致傳輸數(shù)據(jù)的錯(cuò)誤。此時(shí)我們需要采取一些特殊的措施,來保證時(shí)鐘傳輸?shù)恼_性。 FP
    的頭像 發(fā)表于 10-18 15:23 ?1139次閱讀