5.2流自適應(yīng)
流自適應(yīng)(見圖1和圖4)提供填充以完成定長(zhǎng)(Kbch bit)的BBFRAME和加擾。Kbch取決于FEC碼率,如表5所示。當(dāng)可用于傳輸?shù)挠脩魯?shù)據(jù)不足以完全填充BBFRAME時(shí),或者當(dāng)必須在BBFRAME中分配整數(shù)個(gè)UP時(shí),可以應(yīng)用填充。
輸入流應(yīng)該是一個(gè)BBHEADER后面跟著一個(gè)DATA FIELD。輸出流應(yīng)該是一個(gè)BBFRAME。
圖4:流適配器輸出處的BBFRAME格式
5.2.1 填充
(Kbch-DFL-80)個(gè)零bit應(yīng)附加在DATA字段之后。產(chǎn)生的BBFRAME應(yīng)具有Kbch位的恒定長(zhǎng)度。對(duì)于廣播服務(wù)應(yīng)用,DFL = Kbch -80,因此不應(yīng)用填充。
5.2.2基帶加擾
完整的BBFRAME將被隨機(jī)化。隨機(jī)化順序應(yīng)與BBFRAME同步,從MSB開始,以Kbch bit后結(jié)束。
加擾序列由圖5的反饋移位寄存器產(chǎn)生。偽隨機(jī)二進(jìn)制序列(PRBS)發(fā)生器的多項(xiàng)式應(yīng)為:
將序列(100101010000000)裝入PRBS寄存器,如圖5所示,應(yīng)在每個(gè)BBFRAME開始時(shí)啟動(dòng)。
圖5:PRBS編碼器的可能實(shí)現(xiàn)
5.3FEC編碼
該子系統(tǒng)應(yīng)執(zhí)行外碼(BCH)、內(nèi)碼(LDPC)和比特交織。由輸入流BBFRAME和輸出流FECFRAME組成。
每個(gè)BBFRAME (比特)由FEC編碼子系統(tǒng)處理,生成一個(gè)FECFRAME (比特)。系統(tǒng)BCH外碼的奇偶校驗(yàn)位(BCHFEC)應(yīng)附加在BBFRAME字段之后,內(nèi)部LDPC編碼器的奇偶校驗(yàn)位(LDPCFEC)應(yīng)附加在BCHFEC字段之后,如圖6所示。
圖6:比特交織前的數(shù)據(jù)格式(常規(guī)FECFRAME的nldpc = 64 800 bit,短FECFRAME的nldpc = 16 200 bit)
表5a給出了常規(guī)FECFRAME (= 64 800 bits)的FEC編碼參數(shù),表5b給出了短FECFRAME (= 16 200 bits)的FEC編碼參數(shù)。
表5a:編碼參數(shù)(常規(guī)FECFRAME nldpc = 64800)
表5b:編碼參數(shù)(短FECFRAME nldpc = 16 200)
5.3.1 外碼(BCH)
每個(gè)BBFRAME(Kbch)應(yīng)應(yīng)用t個(gè)糾錯(cuò)的 BCH (Nbch, Kbch)碼以生成錯(cuò)誤保護(hù)包。nldpc = 64 800的BCH代碼參數(shù)見表5a, nldpc = 16 200的BCH代碼參數(shù)見表5b。
t個(gè)糾錯(cuò)BCH編碼器的生成器多項(xiàng)式由表6a中nldpc = 64 800和表5b中nldpc = 16200的第一個(gè)t多項(xiàng)式相乘得到。
表6a: BCH多項(xiàng)式(對(duì)于常規(guī)FECFRAMEnldpc = 64 800)
表6b: BCH多項(xiàng)式(對(duì)于短FECFRAME nldpc = 16 200)
5.3.2 內(nèi)碼(LDPC)
5.3.2.1 常規(guī)FECFRAME的內(nèi)碼
以類似的方式,對(duì)于每一組360個(gè)新信息比特,從表B.1到B.11中的新行用于查找校驗(yàn)位累加器的地址。
用完所有信息比特后,得到最終校驗(yàn)位如下:
表7a:正常幀的q值
5.3.2.2 短FECFRAME的內(nèi)碼
5.3.3 比特交織(僅適用于8PSK, 16APSK和32APSK)
對(duì)于8PSK、16APSK和32APSK調(diào)制格式,LDPC編碼器的輸出應(yīng)使用塊交織器進(jìn)行位交織。數(shù)據(jù)按列順序?qū)懭虢豢椘?,按行順序讀出(首先讀出BBHEADER的MSB,但在8PSK速率3/5的情況下,BBHEADER的MSB在第三讀出),如圖7和圖8所示。
每個(gè)調(diào)制格式的塊交織器的配置如表8所示。
表8:位交織器結(jié)構(gòu)
圖7:8PSK和正常FECFRAME長(zhǎng)度的比特交織方案(除3/5外的所有速率)
圖8:8PSK和正常FECFRAME長(zhǎng)度的比特交織方案(速率僅為3/5)
審核編輯:劉清
-
發(fā)生器
+關(guān)注
關(guān)注
4文章
1369瀏覽量
61878 -
移位寄存器
+關(guān)注
關(guān)注
3文章
270瀏覽量
22352 -
FEC
+關(guān)注
關(guān)注
0文章
40瀏覽量
13753 -
PRBS
+關(guān)注
關(guān)注
0文章
10瀏覽量
2630
原文標(biāo)題:DVB-S2標(biāo)準(zhǔn)協(xié)議:流自適應(yīng)與FEC編碼
文章出處:【微信號(hào):FPGA算法工程師,微信公眾號(hào):FPGA算法工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
國(guó)內(nèi)外主流DVB-S ,DVB-S2及ISDBT 方案,功能
N5182A信號(hào)發(fā)生器能生成dvb-s2信號(hào)嗎?
采用MSD7S45的海外DVB-S2高清機(jī)頂盒方案
基于MSD7S01的DVB-S2機(jī)頂盒方案
DVB-S/DVB-S2信號(hào)發(fā)生器 (DVB-S/S2 Si
基于人工神經(jīng)網(wǎng)絡(luò)的DVB-S2數(shù)字信號(hào)調(diào)制模式識(shí)別
基于PXA270 和STi710x 的雙CPU DVB-S2
基于PXA270和STi710x的雙CPU DVB-S2標(biāo)準(zhǔn)
瀾起科技發(fā)布DVB-S2解調(diào)芯片M88DS3103
SUNNISKY TS2000-S2 DVB-S2衛(wèi)星數(shù)字信號(hào)處理器
基于網(wǎng)絡(luò)編碼的速率自適應(yīng)協(xié)作介質(zhì)訪問控制協(xié)議
基于FEC技術(shù)和QPSK調(diào)制技術(shù)實(shí)現(xiàn)DVB-S芯片的幀格式轉(zhuǎn)換設(shè)計(jì)
![基于<b class='flag-5'>FEC</b>技術(shù)和QPSK調(diào)制技術(shù)實(shí)現(xiàn)<b class='flag-5'>DVB-S</b>芯片的幀格式轉(zhuǎn)換設(shè)計(jì)](https://file.elecfans.com/web1/M00/F0/39/o4YBAGCofS-AGHc7AABV_Fzb09k785.png)
DVB-S2標(biāo)準(zhǔn)協(xié)議:傳輸系統(tǒng)描述
![<b class='flag-5'>DVB-S2</b><b class='flag-5'>標(biāo)準(zhǔn)</b><b class='flag-5'>協(xié)議</b>:傳輸系統(tǒng)描述](https://file1.elecfans.com/web2/M00/82/7E/wKgZomRUzHaAfnYmAAA_6qt0Jkw825.png)
DVB-S2標(biāo)準(zhǔn)協(xié)議:模式自適應(yīng)
![<b class='flag-5'>DVB-S2</b><b class='flag-5'>標(biāo)準(zhǔn)</b><b class='flag-5'>協(xié)議</b>:模式<b class='flag-5'>自適應(yīng)</b>](https://file1.elecfans.com/web2/M00/82/8E/wKgaomRYa9uAeU7gAAAtV015_Z4999.png)
基于MATLAB的DVB-S2端到端示例如何搭建仿真鏈路
![基于MATLAB的<b class='flag-5'>DVB-S2</b>端到端示例如何搭建仿真鏈路](https://file1.elecfans.com/web2/M00/82/D4/wKgaomRkKUaAQqIcAAAPJRTrifQ090.png)
評(píng)論