在DCDC電源電路中，PCB的布局對(duì)電路功能的實(shí)現(xiàn)和良好的各項(xiàng)指標(biāo)來(lái)說(shuō)都十分重要。本文以buck電路為例，簡(jiǎn)單分析一下如何進(jìn)行合理PCB layout布局以及設(shè)計(jì)中的注意事項(xiàng)。

以最簡(jiǎn)單的BUCK電路拓?fù)錇槔?，下圖（1-a）和（1-b）中分別標(biāo)明了在上管開(kāi)通和關(guān)斷時(shí)刻電流的走向，即功率回路部分。這部分電路負(fù)責(zé)給用戶負(fù)載供電，承受的功率較大。

結(jié)合圖（1-c）中Q1和Q2的電流波形，不難發(fā)現(xiàn)，由于電感的存在，后半部分電路中不會(huì)存在一個(gè)較高的電流變化趨勢(shì)，只有在兩個(gè)開(kāi)關(guān)管的部分會(huì)出現(xiàn)高電流轉(zhuǎn)換速率。在PCB布線時(shí)需要特別注意，盡可能減小這一快速變化的環(huán)節(jié)的面積，來(lái)減少對(duì)其他部分的干擾。隨著集成工藝的進(jìn)步，目前大部分電源芯片都將上下管集成到了芯片的內(nèi)部。

功率回路也需要做到盡可能地占用較小的環(huán)路面積，來(lái)減少噪聲的發(fā)射以及回路上的寄生參數(shù)。推薦的PCB布局如上圖所示。需要注意點(diǎn)如下：

①輸入電容就近放在芯片的輸入Vin和功率地PGND，減少寄生電感的存在，因?yàn)檩斎腚娏鞑贿B續(xù)，寄生電感引起的噪聲對(duì)芯片的耐壓以及邏輯單元造成不良影響。

VIN的管腳旁邊至少各有1個(gè)去耦電容，用來(lái)濾除來(lái)自電源輸入端的交流噪聲和來(lái)自芯片內(nèi)部（倒灌）的電源噪聲，同時(shí)也為芯片儲(chǔ)能。且電容需要緊挨管腳，兩者的間距需要小于40mil。

②功率回路盡可能的短粗，保持較小的環(huán)路面積，減少噪聲的發(fā)射。

③SW點(diǎn)是噪聲源，保證電流的同時(shí)保持盡量小的面積，遠(yuǎn)離敏感的易受干擾的位置。

④鋪銅面積和過(guò)孔數(shù)量會(huì)影響到PCB的通流能力和散熱。由于PCB的載流能力與PCB板材、板厚、導(dǎo)線寬厚度以及溫升相關(guān)，較為復(fù)雜，可以通過(guò)IPC-2152標(biāo)準(zhǔn)來(lái)進(jìn)行準(zhǔn)確的查找和計(jì)算。

一般來(lái)說(shuō)，需要在VIN（至少打6個(gè)過(guò)孔）和PGND（至少打9個(gè)過(guò)孔）處多打過(guò)孔，這兩處的鋪銅應(yīng)最大化來(lái)減小寄生阻抗。SW處的鋪銅也需要加寬，以免出現(xiàn)限流的情況，導(dǎo)致工作異常。

相關(guān)設(shè)計(jì)可以參考以下簡(jiǎn)易表格：

【以上信息由艾博檢測(cè)整理發(fā)布，如有出入請(qǐng)及時(shí)指正，如有引用請(qǐng)注明出處，歡迎一起討論，我們一直在關(guān)注其發(fā)展！專注：CCC/SRRC/CTA/運(yùn)營(yíng)商入庫(kù)】

審核編輯黃宇