最近，我們看到了串行數(shù)據(jù)傳輸代替并行數(shù)據(jù)傳輸?shù)内厔?，以提高性能和?shù)據(jù)完整性。這方面的一個(gè)例子是從PCI / PCI-X遷移到PCI Express。兩個(gè)器件之間的串行接口可減少每個(gè)器件封裝的引腳數(shù)。這不僅降低了芯片和電路板設(shè)計(jì)成本，還降低了電路板設(shè)計(jì)的復(fù)雜性。由于串行鏈路的時(shí)鐘速度比并行鏈路快得多，因此它們在性能方面具有高度可擴(kuò)展性。

然而，為了加速基于 PCI Express 的子系統(tǒng)的驗(yàn)證并加快 PCI Express 端點(diǎn)的開發(fā)時(shí)間，PIPE（PCI Express 架構(gòu)的 PHY Interface 由英特爾定義，并于 2002 年發(fā)布以供行業(yè)審查。PIPE 是在處理較低級(jí)別的串行信令的 PHY 子層和處理尋址/訪問控制機(jī)制的媒體訪問層 （MAC） 之間定義的標(biāo)準(zhǔn)接口。下圖說明了 PIPE 在為 PCI Express 的 PHY 層分區(qū)中所扮演的角色。

分區(qū)物理層（來源：PCI Express 架構(gòu)規(guī)范的 PHY 接口，版本 2.00）

借助此接口，開發(fā)人員可以驗(yàn)證其設(shè)計(jì)，而不必?fù)?dān)心與 Phy 接口相關(guān)的模擬電路。對(duì)于MAC內(nèi)核驗(yàn)證，PHY總線功能模型（BFM）將直接連接到它。如果沒有PIPE，則需要將PHY和Serdes（序列化器/解串器）組合以及根復(fù)合體BFM一起使用。此外，用戶必須確保 PHY 和 SerDes 行為以及串行接口的正確性。

鑒于PIPE接口的價(jià)值，它現(xiàn)在被廣泛使用。在我們最近的經(jīng)驗(yàn)中，我們觀察到 PIPE 接口中的不同電源狀態(tài)可能會(huì)在它們的解釋方面造成一些混亂。這篇博文和下一篇將闡明此接口的不同電源狀態(tài)。希望這將導(dǎo)致對(duì)相同的更好理解。這里的假設(shè)是讀者對(duì) PCIe LTSSM 有很高的了解。

管道的電源狀態(tài)

電源管理信號(hào)使PHY能夠最大限度地降低功耗。為此接口定義了四種電源狀態(tài)：P0、P0、P1 和 P2。P0 狀態(tài)是 PHY 的正常運(yùn)行狀態(tài)。當(dāng)它從P0過渡到低功耗狀態(tài)時(shí)，PHY可以立即采取適當(dāng)?shù)墓?jié)能措施。

所有電源狀態(tài)都由信號(hào)斷電 [2：0]（MAC 輸出）表示。位表示形式如下：

2] [1] [0] 描述

0 0 0 P0，正常運(yùn)行

0 0 1 P0s，低恢復(fù)時(shí)間延遲，省電狀態(tài)

0 1 0 P1，恢復(fù)時(shí)間延遲更長，功耗狀態(tài)更低

0 1 1 P2，最低功耗狀態(tài)。

PIPE 接口電源狀態(tài)可以與基本規(guī)范中提到的 LTSSM 的電源狀態(tài)相關(guān)聯(lián)。

P0 等效于數(shù)據(jù)/訂單集可以傳輸?shù)?LTSSM 狀態(tài)

P0s 相當(dāng)于 LTSSM 的 L0

P1 等效于禁用、所有檢測和 L1。LTSSM 的空閑狀態(tài)

P2 相當(dāng)于 LTSSM 的 L2

在 P0、P0 和 P1 狀態(tài)中，需要 PHY 來保持 PCLK 正常運(yùn)行。對(duì)于這三種狀態(tài)之間的所有狀態(tài)轉(zhuǎn)換，PHY 指示通過 PhyStatus 的單周期斷言成功轉(zhuǎn)換到指定的電源狀態(tài)。

MAC 可能導(dǎo)致 PHY 進(jìn)行一組有限的合法電源狀態(tài)轉(zhuǎn)換。參考基本規(guī)范中 LTSSM 的主狀態(tài)圖以及前面段落中描述的 LTSSM 狀態(tài)到 PHY 電源狀態(tài)的映射，這些法律轉(zhuǎn)換是：

P0 到 P0s

P0 至 P1

P0 至 P2

P0s 到 P0

P1 至 P0

P2 至 P1

審核編輯：郭婷