欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

UVM驗(yàn)證環(huán)境開發(fā)之建模激勵(lì)數(shù)據(jù)

芯片驗(yàn)證工程師 ? 來(lái)源:芯片驗(yàn)證工程師 ? 2023-05-29 14:57 ? 次閱讀

數(shù)據(jù)項(xiàng):

作為DUT的激勵(lì)對(duì)象。

表示驗(yàn)證環(huán)境處理的transactions。

用于 transaction-level的覆蓋率收集和功能比對(duì)。

UVM類庫(kù)提供uvm_sequence_item基類。每個(gè)用戶定義的數(shù)據(jù)項(xiàng)都應(yīng)該直接或間接地派生自這個(gè)基類。

要?jiǎng)?chuàng)建一個(gè)數(shù)據(jù)項(xiàng),需要:

分析DUT的transaction規(guī)格,確定屬性、約束、task和function。

從uvm_sequence_item基類(或它的派生類)派生出一個(gè)數(shù)據(jù)項(xiàng)類。

為數(shù)據(jù)項(xiàng)定義一個(gè)new函數(shù)。

為步驟(a)中確定的項(xiàng)目增加控制字段("旋鈕"),以便于編寫測(cè)試。

使用UVM field macros來(lái)實(shí)現(xiàn)打印、復(fù)制、比較等,UVM允許單獨(dú)指定每個(gè)字段所需的自動(dòng)化。

定義do_*函數(shù),用于創(chuàng)建、比較、打印、packing和unpacking所需的transaction數(shù)據(jù)。

為了幫助debugging和tracking transaction,uvm_transaction基類通過get_transaction_id()成員函數(shù)獲取唯一的transaction number。因?yàn)閡vm_sequence_item基類從uvm_transaction擴(kuò)展而來(lái),所以也包括get_transaction_id()成員函數(shù)。

下例中的simple_item類定義了幾個(gè)隨機(jī)變量和約束。UVM的宏實(shí)現(xiàn)了對(duì)這個(gè)類進(jìn)行操作的各種方法,如復(fù)制、比較、打印等等。特別是,`uvm_object_utils宏將類的類型注冊(cè)到factory。

0922dcc0-fc8c-11ed-90ce-dac502259ad0.png

第1行 從uvm_sequence_item派生出數(shù)據(jù)項(xiàng),以便它們可以在sequence中生成。

第5行和第6行向數(shù)據(jù)項(xiàng)添加約束條件,以便:

指定數(shù)據(jù)項(xiàng)規(guī)格。

指定生成數(shù)據(jù)項(xiàng)的默認(rèn)分布。

第7行-第12行 使用UVM的宏來(lái)自動(dòng)實(shí)現(xiàn)諸如copy(), compare(), print(), pack()等函數(shù)。

繼承和約束分層

在驗(yàn)證過程中,驗(yàn)證組件用戶可能需要通過在類定義中添加更多的約束來(lái)調(diào)整數(shù)據(jù)項(xiàng)的生成。在SystemVerilog中 ,這是用繼承(inheritance)來(lái)完成的。下面的例子顯示了一個(gè)派生的數(shù)據(jù)項(xiàng)word_aligned_item,它包括一個(gè)額外的約束條件,只選擇word對(duì)齊的地址。

094aa52a-fc8c-11ed-90ce-dac502259ad0.png

09528fce-fc8c-11ed-90ce-dac502259ad0.png

為了實(shí)現(xiàn)這種數(shù)據(jù)項(xiàng)類型的可擴(kuò)展性:

數(shù)據(jù)項(xiàng)的基類(本例中的simple_item)應(yīng)該使用virtual methods,以允許派生類重寫功能。

確保約束塊的組織方式,使其能夠覆蓋或禁用隨機(jī)變量的約束,而不必重寫更多的代碼。

字段可以用protected或local關(guān)鍵字聲明,以限制對(duì)屬性的訪問。

定義控制字段("旋鈕")。

產(chǎn)生輸入空間的所有數(shù)值往往是不可能的,通常也沒有必要。能夠從范圍或類別的值中生成部分值是很重要的。在上述simple_item例子中,delay屬性可以隨機(jī)化為0和最大無(wú)符號(hào)整數(shù)之間的任何值。

覆蓋整個(gè)合法空間是沒有必要的(也不實(shí)際),但是嘗試背靠背、短、中、大延遲,以及所有這些delay模式的組合是很重要的。為了做到這一點(diǎn),需要定義控制字段(通常稱為 "旋鈕"),使用例編寫者能夠控制這些變量。

這些控制旋鈕也可以用于覆蓋率的收集。為了提高可讀性,使用枚舉類型來(lái)表示各種生成的類別。

096fd05c-fc8c-11ed-90ce-dac502259ad0.png

使用這種方法可以創(chuàng)建更加抽象的測(cè)試。例如,你可以指定分布為:

09769202-fc8c-11ed-90ce-dac502259ad0.png

在創(chuàng)建數(shù)據(jù)項(xiàng)時(shí),要牢記經(jīng)常使用什么范圍的值,或者哪些類別是該數(shù)據(jù)項(xiàng)所需要關(guān)注的。然后給數(shù)據(jù)項(xiàng)添加旋鈕,以簡(jiǎn)化對(duì)這些數(shù)據(jù)項(xiàng)類別的控制和覆蓋收集。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 函數(shù)
    +關(guān)注

    關(guān)注

    3

    文章

    4346

    瀏覽量

    63010
  • UVM
    UVM
    +關(guān)注

    關(guān)注

    0

    文章

    182

    瀏覽量

    19234
  • 驗(yàn)證
    +關(guān)注

    關(guān)注

    0

    文章

    61

    瀏覽量

    15279

原文標(biāo)題:UVM驗(yàn)證環(huán)境開發(fā)之建模激勵(lì)數(shù)據(jù)

文章出處:【微信號(hào):芯片驗(yàn)證工程師,微信公眾號(hào):芯片驗(yàn)證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    IC驗(yàn)證"UVM驗(yàn)證平臺(tái)"組成(三)

    model)。一個(gè)簡(jiǎn)單的驗(yàn)證平臺(tái)框圖:在UVM中,引入了agent和sequence的概念,因此UVM驗(yàn)證平臺(tái)的典型框圖長(zhǎng)這樣:通知:本章更新后在更新一篇《IC
    發(fā)表于 12-02 15:21

    IC驗(yàn)證"一個(gè)簡(jiǎn)單的UVM驗(yàn)證平臺(tái)"是如何搭建的(六)

    的組件,是整個(gè)驗(yàn)證平臺(tái)數(shù)據(jù)流的源泉。本節(jié)以一個(gè)簡(jiǎn)單的DUT為例,說(shuō)明一個(gè)只有driver的UVM驗(yàn) 證平臺(tái)是如何搭建的。最簡(jiǎn)單的驗(yàn)證平臺(tái),假設(shè)有如下的DUT定義:這個(gè)DUT的功能非常簡(jiǎn)
    發(fā)表于 12-04 15:48

    數(shù)字IC驗(yàn)證UVM”基本概述、芯片驗(yàn)證驗(yàn)證計(jì)劃(1)連載中...

    。不同階段的需要不同的驗(yàn)證方法,比如:在算法級(jí),可以使用c,c++或者是matlab對(duì)算法進(jìn)行建模,驗(yàn)證算法的可行性,再比如:對(duì)rtl進(jìn)行功能驗(yàn)證來(lái)檢查rtl是否滿足我們的要求等。我們
    發(fā)表于 01-21 15:59

    數(shù)字IC驗(yàn)證“什么是UVM”“UVM的特點(diǎn)”“UVM提供哪些資源”(2)連載中...

    為構(gòu)建平臺(tái)的結(jié)構(gòu)上花去過多的時(shí)間,可以把精力集中放在事物級(jí)建模以及結(jié)果的分析上。另外,由于不同項(xiàng)目的平臺(tái)的結(jié)構(gòu)和使用方法基本相同,這就為多個(gè)驗(yàn)證工程師之間的溝通交流提供了方便,uvm驗(yàn)證
    發(fā)表于 01-21 16:00

    數(shù)字IC驗(yàn)證“構(gòu)成uvm測(cè)試平臺(tái)的主要組件”(4)連載中...

      大家好,我是一哥,上章一個(gè)典型的uvm驗(yàn)證平臺(tái)應(yīng)該是什么樣子的?從本章開始就正式進(jìn)入uvm知識(shí)的學(xué)習(xí)。先一步一步搭建一個(gè)簡(jiǎn)單的可運(yùn)行的測(cè)試平臺(tái)?! ”菊率紫葋?lái)介紹一下構(gòu)成uvm測(cè)試
    發(fā)表于 01-22 15:33

    數(shù)字IC驗(yàn)證“搭建一個(gè)可以運(yùn)行的uvm測(cè)試平臺(tái)”(5)連載中...

    的transaction,以及創(chuàng)建用于產(chǎn)生事物的事物發(fā)生器sequence?! ≡?b class='flag-5'>uvm驗(yàn)證平臺(tái)中穿梭各個(gè)組件之間的基本信息單元是一個(gè)被稱為transaction的數(shù)據(jù)對(duì)象,也就是我們前面所說(shuō)的事物
    發(fā)表于 01-26 10:05

    如何構(gòu)建UVM寄存器模型并將寄存器模型集成到驗(yàn)證環(huán)境

    ),通常也叫寄存器模型,顧名思義就是對(duì)寄存器這個(gè)部件的建模。本文要介紹的內(nèi)容,包括對(duì)UVM寄存器模型的概述,如何構(gòu)建寄存器模型,以及如何將寄存器模型集成到驗(yàn)證環(huán)境中。篇幅原因,將在下一
    發(fā)表于 09-23 14:29

    一種基于UVM的混合信號(hào)驗(yàn)證環(huán)境

    一種基于UVM的混合信號(hào)驗(yàn)證環(huán)境_耿睿
    發(fā)表于 01-07 21:39 ?1次下載

    參數(shù)化UVM IP驗(yàn)證環(huán)境(上)

    的連接、驅(qū)動(dòng)器、監(jiān)視器、仿真序列以及功能覆蓋率的建立。 本文呈現(xiàn)出了一種使用UVM驗(yàn)證方法學(xué)構(gòu)建基于高可配置性的高級(jí)微處理器總線架構(gòu)(AMBA)的IP驗(yàn)證環(huán)境,其中會(huì)使用到Synops
    發(fā)表于 09-15 14:37 ?8次下載
    參數(shù)化<b class='flag-5'>UVM</b> IP<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>環(huán)境</b>(上)

    UVM驗(yàn)證平臺(tái)執(zhí)行硬件加速

    UVM已經(jīng)成為了一種高效率的、從模塊級(jí)到系統(tǒng)級(jí)完整驗(yàn)證環(huán)境開發(fā)標(biāo)準(zhǔn),其中一個(gè)關(guān)鍵的原則是UVM可以開發(fā)
    發(fā)表于 09-15 17:08 ?14次下載
    <b class='flag-5'>UVM</b><b class='flag-5'>驗(yàn)證</b>平臺(tái)執(zhí)行硬件加速

    利用Systemverilog+UVM搭建soc驗(yàn)證環(huán)境

    利用Systemverilog+UVM搭建soc驗(yàn)證環(huán)境
    發(fā)表于 08-08 14:35 ?5次下載

    ASIC芯片設(shè)計(jì)UVM驗(yàn)證

    百度百科對(duì)UVM的釋義如下:通用驗(yàn)證方法學(xué)(Universal Verification Methodology, UVM)是一個(gè)以SystemVerilog類庫(kù)為主體的驗(yàn)證平臺(tái)
    發(fā)表于 11-30 12:47 ?1603次閱讀

    盤點(diǎn)UVM不同機(jī)制的調(diào)試功能

    基于UVM搭建驗(yàn)證環(huán)境和構(gòu)造驗(yàn)證激勵(lì),調(diào)試的工作總是繞不開的。實(shí)際上,對(duì)驗(yàn)證
    的頭像 發(fā)表于 04-06 09:36 ?1026次閱讀

    Easier UVM Code Generator Part 4:生成層次化的驗(yàn)證環(huán)境

    本文使用Easier UVM Code Generator生成包含多個(gè)agent和interface的uvm驗(yàn)證環(huán)境
    的頭像 發(fā)表于 06-06 09:13 ?1239次閱讀

    基于UVM驗(yàn)證環(huán)境開發(fā)測(cè)試流程

    驗(yàn)證環(huán)境用戶需要?jiǎng)?chuàng)建許多測(cè)試用例來(lái)驗(yàn)證一個(gè)DUT的功能是否正確,驗(yàn)證環(huán)境開發(fā)者應(yīng)該通過以下方式提
    的頭像 發(fā)表于 06-09 11:11 ?1028次閱讀
    基于<b class='flag-5'>UVM</b><b class='flag-5'>驗(yàn)證</b><b class='flag-5'>環(huán)境</b><b class='flag-5'>開發(fā)</b>測(cè)試流程