除通過外部多功能IO來選擇之外,易靈思通過內(nèi)部重配置實(shí)現(xiàn)遠(yuǎn)程更新操作也非常簡單。
(1)使能內(nèi)部重配置接口
1、在interface Designer中選擇Device Setting ->Configuration
2、打開EnableInternalReconfigurationInterface
3、生成例化接口添加到top文件。
關(guān)于重配置接口就以下幾個(gè)信號(hào)
inputcfg_ERROR, output[1:0]cfg_CBSEL, outputcfg_CONFIG, outputcfg_ENA
其中_CBSEL就是選擇那個(gè)image的。ENA拉高就可以啟動(dòng)相應(yīng)image加載。
(2)重配置過程操作
1、通過_CBSEL選擇相應(yīng)的image;
2、拉高_(dá)ENA;
3、使能_CONFIG為高;
4、如果_ERROR為0重配置成功。
(3)組合image文件的生成
1、在Efinity Programmer中,點(diǎn)擊combine multiple Image Files項(xiàng)。
(2)在CBSEL為00的地方添加golden image,其余添加APP_image即可以,地址如果不給定,會(huì)自動(dòng)分配。填寫輸出文件,點(diǎn)擊apply生成即可。
更詳細(xì)的信號(hào)請(qǐng)參考易靈思AN010.
1、通過內(nèi)部重配置遠(yuǎn)程更新也要注意在上電時(shí)外部CSEL管腳的狀態(tài),如果沒有指向goden image或者app image,那么會(huì)要等待一段時(shí)間,文檔說應(yīng)該會(huì)加載6次,大概41s。
2、下面是重配置流程圖。
(1)上電之后,CRESET_N上升沿觸發(fā)配置過程。
(2)golden image加載完成之后進(jìn)入user mode;
(3)用戶啟動(dòng)重配置觸發(fā),配置新image;
(4)如果配置成功則進(jìn)入user mode,如果沒有配置成功則會(huì)加載6次;
(5)6次之后_ERROR拉高,并再次加載golden image;
(6)如果不想反復(fù)以上操作可以通過檢測_ERROR來禁止下次的New image配置觸發(fā)。
下面提供一個(gè)demo,CONFIG只需要拉高一個(gè)時(shí)鐘周期即可
審核編輯:湯梓紅
-
接口
+關(guān)注
關(guān)注
33文章
8706瀏覽量
151971 -
流程圖
+關(guān)注
關(guān)注
2文章
63瀏覽量
18797 -
觸發(fā)
+關(guān)注
關(guān)注
1文章
89瀏覽量
22682 -
遠(yuǎn)程更新
+關(guān)注
關(guān)注
0文章
8瀏覽量
7626 -
易靈思
+關(guān)注
關(guān)注
5文章
48瀏覽量
4942
原文標(biāo)題:易靈思內(nèi)部重配置實(shí)現(xiàn)遠(yuǎn)程更新 -v1
文章出處:【微信號(hào):gh_ea2445df5d2a,微信公眾號(hào):FPGA及視頻處理】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
賽靈思發(fā)布ISE12.2強(qiáng)化部分可重配置FPGA技術(shù)
賽靈思公司在2017年閃存峰會(huì)上展示可重配置存儲(chǔ)加速解決方案
采用FPGA實(shí)現(xiàn)DisplayPort詳細(xì)教程【賽靈思內(nèi)部資料】
賽靈思:面向動(dòng)態(tài)應(yīng)用的靈活操作系統(tǒng)
![賽<b class='flag-5'>靈</b><b class='flag-5'>思</b>:面向動(dòng)態(tài)應(yīng)用的靈活操作系統(tǒng)](https://file1.elecfans.com//web2/M00/A5/FB/wKgZomUMOyCAfA-UAAAXO9PeOkg554.jpg)
Xilinx的可重配置加速堆棧為云級(jí)應(yīng)用提供業(yè)界最高計(jì)算效率
談?wù)勝?b class='flag-5'>靈思的局部重配置技術(shù)
賽靈思可重配置加速堆棧方案,旨在快速開發(fā)和部署加速平臺(tái)
基于SRAM的可重配置電路PLD
![基于SRAM的可<b class='flag-5'>重配置</b>電路PLD](https://file1.elecfans.com//web2/M00/A7/54/wKgZomUMQ-qAcozBAAAk-eAm09A735.gif)
易靈思Programmer工具的配置模式過程分析
![<b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Programmer工具的<b class='flag-5'>配置</b>模式過程分析](https://file1.elecfans.com//web2/M00/94/8E/wKgaomTl8ZSActOwAAF06dwhOhY194.png)
賽靈思的局部重配置技術(shù)(Partial Reconfiguration)
易靈思IDE更新ROM可以不用全編譯了
![<b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>IDE<b class='flag-5'>更新</b>ROM可以不用全編譯了](https://file1.elecfans.com/web2/M00/8B/CA/wKgaomSejSqAPRMKAAARXx3knGo789.png)
易靈思FPGA軟件更新的節(jié)奏,也許能磨出一個(gè)好產(chǎn)品
![<b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>FPGA軟件<b class='flag-5'>更新</b>的節(jié)奏,也許能磨出一個(gè)好產(chǎn)品](https://file1.elecfans.com/web2/M00/8C/84/wKgZomStgeCAA5MGAAih1rKIlUg442.png)
評(píng)論