欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

易靈思內(nèi)部重配置實(shí)現(xiàn)遠(yuǎn)程更新

XL FPGA技術(shù)交流 ? 來源:XL科技 ? 作者:XL科技 ? 2023-05-30 09:24 ? 次閱讀

除通過外部多功能IO來選擇之外,易靈思通過內(nèi)部重配置實(shí)現(xiàn)遠(yuǎn)程更新操作也非常簡單。

(1)使能內(nèi)部重配置接口

1、在interface Designer中選擇Device Setting ->Configuration

2、打開EnableInternalReconfigurationInterface

3、生成例化接口添加到top文件。

480f09ec-fe06-11ed-90ce-dac502259ad0.png

關(guān)于重配置接口就以下幾個(gè)信號(hào)

inputcfg_ERROR,
output[1:0]cfg_CBSEL,
outputcfg_CONFIG,
outputcfg_ENA

其中_CBSEL就是選擇那個(gè)image的。ENA拉高就可以啟動(dòng)相應(yīng)image加載。

(2)重配置過程操作

1、通過_CBSEL選擇相應(yīng)的image;

2、拉高_(dá)ENA;

3、使能_CONFIG為高;

4、如果_ERROR為0重配置成功。

(3)組合image文件的生成

1、在Efinity Programmer中,點(diǎn)擊combine multiple Image Files項(xiàng)。

4818d404-fe06-11ed-90ce-dac502259ad0.png

(2)在CBSEL為00的地方添加golden image,其余添加APP_image即可以,地址如果不給定,會(huì)自動(dòng)分配。填寫輸出文件,點(diǎn)擊apply生成即可。

481f3d12-fe06-11ed-90ce-dac502259ad0.png

更詳細(xì)的信號(hào)請(qǐng)參考易靈思AN010.

1、通過內(nèi)部重配置遠(yuǎn)程更新也要注意在上電時(shí)外部CSEL管腳的狀態(tài),如果沒有指向goden image或者app image,那么會(huì)要等待一段時(shí)間,文檔說應(yīng)該會(huì)加載6次,大概41s。

2、下面是重配置流程圖。

(1)上電之后,CRESET_N上升沿觸發(fā)配置過程。

(2)golden image加載完成之后進(jìn)入user mode;

(3)用戶啟動(dòng)重配置觸發(fā),配置新image;

(4)如果配置成功則進(jìn)入user mode,如果沒有配置成功則會(huì)加載6次;

(5)6次之后_ERROR拉高,并再次加載golden image;

(6)如果不想反復(fù)以上操作可以通過檢測_ERROR來禁止下次的New image配置觸發(fā)。

4827ee8a-fe06-11ed-90ce-dac502259ad0.png

下面提供一個(gè)demo,CONFIG只需要拉高一個(gè)時(shí)鐘周期即可

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    8706

    瀏覽量

    151971
  • 流程圖
    +關(guān)注

    關(guān)注

    2

    文章

    63

    瀏覽量

    18797
  • 觸發(fā)
    +關(guān)注

    關(guān)注

    1

    文章

    89

    瀏覽量

    22682
  • 遠(yuǎn)程更新
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    7626
  • 易靈思
    +關(guān)注

    關(guān)注

    5

    文章

    48

    瀏覽量

    4942

原文標(biāo)題:易靈思內(nèi)部重配置實(shí)現(xiàn)遠(yuǎn)程更新 -v1

文章出處:【微信號(hào):gh_ea2445df5d2a,微信公眾號(hào):FPGA及視頻處理】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    發(fā)布ISE12.2強(qiáng)化部分可重配置FPGA技術(shù)

    ISE12.2設(shè)計(jì)套件強(qiáng)化了其部分可重配置技術(shù)設(shè)計(jì)流程,并通過智能時(shí)鐘門控技術(shù)降低24% 的 BRAM 功耗。賽部分可重配置技術(shù),是目前唯一經(jīng)行業(yè)驗(yàn)證的可
    發(fā)表于 07-31 12:39 ?531次閱讀

    公司在2017年閃存峰會(huì)上展示可重配置存儲(chǔ)加速解決方案

    All Programmable 技術(shù)和器件全球領(lǐng)先企業(yè)——賽公司在 2017 年閃存峰會(huì)上展示了可重配置存儲(chǔ)加速解決方案。通過一系列的演示和介紹,賽
    的頭像 發(fā)表于 09-20 17:12 ?3429次閱讀

    FPGA flash操作原理

    FPGA flash操作原理分享
    的頭像 發(fā)表于 04-09 15:03 ?1082次閱讀

    采用FPGA實(shí)現(xiàn)DisplayPort詳細(xì)教程【賽內(nèi)部資料】

    公司高級(jí)產(chǎn)品營銷經(jīng)理 Neal KendallQuantum Data市場營銷經(jīng)理采用FPGA實(shí)現(xiàn)DisplayPort詳細(xì)教程【賽內(nèi)部
    發(fā)表于 03-01 11:10

    :面向動(dòng)態(tài)應(yīng)用的靈活操作系統(tǒng)

    利用賽 FPGA 的動(dòng)態(tài)重配置功能,同構(gòu)多線程執(zhí)行模型可同時(shí)兼得軟件靈活性和硬件性能。
    發(fā)表于 09-01 09:27 ?716次閱讀
    賽<b class='flag-5'>靈</b><b class='flag-5'>思</b>:面向動(dòng)態(tài)應(yīng)用的靈活操作系統(tǒng)

    Xilinx的可重配置加速堆棧為云級(jí)應(yīng)用提供業(yè)界最高計(jì)算效率

    11月15日,All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽公司)宣布,在2016全球超算大會(huì)上宣布推出一套全新的技術(shù)——賽
    發(fā)表于 11-16 16:42 ?726次閱讀

    談?wù)勝?b class='flag-5'>靈的局部重配置技術(shù)

    這里提到的局部重配置技術(shù)(Partial Reconfiguration) 是現(xiàn)場可編程門陣列(呵呵,就是FPGA了) 器件中的一部分。指的是在FPGA其他部分還在正常運(yùn)行的情況下對(duì)其局部進(jìn)行的重新配置。
    發(fā)表于 02-11 16:32 ?2727次閱讀

    重配置加速堆棧方案,旨在快速開發(fā)和部署加速平臺(tái)

    公司(Xilinx)宣布,在2016全球超算大會(huì)(SC 16)上宣布推出一套全新的技術(shù)——賽重配置加速堆棧方案,旨在幫助全球最
    發(fā)表于 07-31 09:08 ?904次閱讀

    基于SRAM的可重配置電路PLD

    ,以便系統(tǒng)在適當(dāng)?shù)臅r(shí)候?qū)⑵湎螺d到PLD中,從而實(shí)現(xiàn)在電路可重配置ICR(In-Circuit Reconfigurability,在電
    發(fā)表于 02-23 14:30 ?1007次閱讀
    基于SRAM的可<b class='flag-5'>重配置</b>電路PLD

    Programmer工具的配置模式過程分析

    Trion FPGA的配置模塊主要由CBUS[2:0]、SS_N和TEST_N幾個(gè)信號(hào)控制。FPGA進(jìn)入用戶模式前不要對(duì)這幾個(gè)信號(hào)進(jìn)行翻轉(zhuǎn)。
    的頭像 發(fā)表于 03-09 15:58 ?1917次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Programmer工具的<b class='flag-5'>配置</b>模式過程分析

    淺談RAM使用

    RAM在使用時(shí)可以會(huì)遇到一些問題,這里把常用的問題總結(jié)下。
    的頭像 發(fā)表于 02-01 09:53 ?1315次閱讀
    淺談<b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>RAM使用

    的局部重配置技術(shù)(Partial Reconfiguration)

    一般情況下,要重新配置一個(gè)FPGA需要使其處于復(fù)位狀態(tài),并通過外部控制器重新加載一個(gè)新設(shè)計(jì)到器件中。而局部重配置技術(shù)允許在FPGA內(nèi)部或外部的控制器在加載一個(gè)局部設(shè)計(jì)到一個(gè)可重配置模塊
    的頭像 發(fā)表于 03-17 14:03 ?2149次閱讀

    RAM使用指南

    RAM在使用時(shí)可以會(huì)遇到一些問題,這里把常用的問題總結(jié)下。
    的頭像 發(fā)表于 06-07 09:19 ?1844次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>RAM使用指南

    IDE更新ROM可以不用全編譯了

    之前有人問題的BRAM是否可以修改ROM的初始化參數(shù),像xilinx一樣不需要編譯,也有人問RISC 修改了bootloader有沒有辦法不用重新編譯,在之前確實(shí)不行。不過
    的頭像 發(fā)表于 06-30 16:05 ?1026次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>IDE<b class='flag-5'>更新</b>ROM可以不用全編譯了

    FPGA軟件更新的節(jié)奏,也許能磨出一個(gè)好產(chǎn)品

    一個(gè)好的產(chǎn)品,必須不斷地改進(jìn),不斷地否定自己,不斷地革命,不斷地優(yōu)化自己,才能做到最好。以國產(chǎn)的FPGA工具鏈:Efinity為例,Elitestek(
    的頭像 發(fā)表于 07-12 00:26 ?720次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>FPGA軟件<b class='flag-5'>更新</b>的節(jié)奏,也許能磨出一個(gè)好產(chǎn)品