欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

干貨|電路設(shè)計中如何減少ESD?

jf_09654093 ? 來源:jf_09654093 ? 作者:jf_09654093 ? 2023-06-05 09:34 ? 次閱讀

干貨 | 電路設(shè)計中如何減少ESD?

今天給大家分享的是:在電路設(shè)計和PCB設(shè)計如何防止ESD損壞設(shè)備。

電子行業(yè)中,保護(hù)設(shè)備免受ESD損壞是必須要注意的。靜電放電(ESD)是一種非常高的電壓尖峰,很容易損壞集成電路和低功率半導(dǎo)體等小信號元件。

常見的ESD是由人體接觸電子設(shè)備引起的,電荷在人體內(nèi)累積,然后當(dāng)身體接觸到設(shè)備時,電荷就會放電,并伴隨著非常高的電壓尖峰。

下面介紹在PCB設(shè)計中如何減少ESD損害:

一、使用鉗位二極管

鉗位二極管最常用于集成電路中,以保護(hù)器件免受ESD的損壞。微控制器、數(shù)字信號控制器處理器都具有內(nèi)部的ESD鉗位二極管。但是在低成本控制器內(nèi)部有時候會沒有鉗位二極管,這個時候就需要靠近在外部添加一個鉗位二極管。下圖是IC固有的ESD鉗位二極管。

wKgaomR8kpeAHCaDAAB8vXgSQA4402.jpg


IC固有的ESD鉗位二極管

正常工作時,假設(shè)引腳1的電壓預(yù)計在0-3.3V之間,D1和D2不會干擾。假設(shè)高電平為3.3V,則D1反偏不導(dǎo)通,另一方面D2也是不導(dǎo)通的,因為陰極連接到VCC,引腳的高電平等于VCC。當(dāng)引腳1中的電壓為0時,D2反向偏置,D1無偏置。

當(dāng)存在由ESD引起的高壓尖峰時,二極管會導(dǎo)通。例如:尖峰非常高,D2將正向偏置,尖峰將轉(zhuǎn)移到VCC,從而保護(hù)IC的內(nèi)部組件。當(dāng)存在非常高的負(fù)尖峰時,D1將傳導(dǎo)并將尖峰轉(zhuǎn)移到地面。

這里必須要了解清楚你使用的IC是否具有保護(hù)。如果沒有的話,就在外部添加鉗位二極管。如下圖所示:

wKgZomR8kpiARQG-AACJPLARsKc910.jpg


在外部添加鉗位二極管

如果打算在IC的所有引腳中都添加鉗位二極管的話,那是肯定不行,而且成本也會很高。通常來說,在產(chǎn)品制造并放入外殼后,IC將不能再用,鉗位二極管需要實現(xiàn)的特性引腳比較少。當(dāng)然鉗位二極管你可以用硅二極管或者肖特基二極管。

下面是通常需要鉗位二極管保護(hù)的最常見的引腳:

1、編程引腳

通常來說,編程引腳是供工程師使用的。有些產(chǎn)品需要在現(xiàn)場重新編程,編程引腳上發(fā)生ESD的可能性比較高。

在編程引腳上添加鉗位二極管的另一個原因是因為合規(guī)性,如果你是要銷售自己的產(chǎn)品,那就必須要遵守ESD標(biāo)準(zhǔn)。在ESD測試中,裸露的引腳是特意注入電壓尖峰,產(chǎn)品不能夠損壞。

2、重置引腳

一般來說,不會希望產(chǎn)品在沒有什么理由的情況下重置或者重啟,這個時候復(fù)位引腳可從外部訪問,當(dāng)ESD發(fā)生時,設(shè)備可能會重啟啟動或者永久損壞。在浪涌等其他合規(guī)性測試期間,復(fù)位引腳可能會受到干擾,設(shè)備將重新啟動,這樣的情況不希望發(fā)生的。(雖然這不是ESD情況,但是由于浪涌電壓尖峰的電平非常高,也相當(dāng)于模擬了ESD)

3、用于檢測線路電壓或者更高直流電壓的IC引腳

這些引腳實際上,從外部是沒有辦法訪問的,ESD在這些引腳上的可能性很小,然后再浪涌測試或者實際浪涌期間,這些引腳可能會遇到更高的尖峰電壓,而這些尖峰本質(zhì)上就像ESD。根據(jù)經(jīng)驗松開尖峰,就會容易損壞ESD。

二、使用瞬態(tài)電壓抑制器

瞬態(tài)電壓抑制器是快速作用的鉗位二極管,不是普通的PN二極管,例如上面的鉗位二極管。

TVS在作用和功能方面和鉗位二極管差不多。一旦達(dá)到其擊穿電壓,器件就會鉗位,否則為開路。

下圖顯示了常見的TVS符號,圖A、B為雙向TVS,C為單向TVS。雙向TVS可以阻止ESD正向或負(fù)向尖峰。另一方面,單向的只能抑制一個定向尖峰。

wKgaomR8kpiAGIKiAABSSGQb1h4978.jpg


常見的TVS符號

下面3個圖是使用TVS保護(hù)特定引腳免受ESD影響的示例連接。

1、安裝在IC引腳的單向TVS

在電路正常工作時,TVS不導(dǎo)通。但存在正尖峰時,設(shè)備將鉗位,當(dāng)存在負(fù)尖峰時,設(shè)備將正向偏置并將尖峰轉(zhuǎn)移到地面。

wKgZomR8kpiACwiXAABWFLFKzko033.jpg


安裝在IC引腳的單向TVS

2、雙向TVS

在正常工作下,TVS不會產(chǎn)生干擾。在正電壓尖峰或負(fù)電壓尖峰期間,TVS將鉗位并保護(hù)IC。

wKgaomR8kpmAQ659AABZVuVWpAI937.jpg


雙向TVS

3、雙向 TVS

在正常工作下,TVS 不會產(chǎn)生干擾。在正電壓尖峰或負(fù)電壓尖峰期間,TVS將鉗位并保護(hù) IC。

wKgZomR8kpmAJ3nVAABWBJagSV8578.jpg


雙向 TVS


三、使用齊納二極管

使用齊納二極管作為ESD保護(hù)與單向TVS原理相同,齊納二極管的缺點是不如TVS快,并且考慮到TVS相同的尺寸,只能處理較小的能量,需要更大的齊納二極管來承受能量,但是會占用PCB的空間,成本也會更高。

四、使用高頻電容

汽車電路設(shè)計中,假定人體具有300PF的等效電容。該電容可以存儲高達(dá)8KV的電位,當(dāng)人接觸任何東西時,體內(nèi)的電荷就會放電。如果是小型電子設(shè)備,就會損壞。

下面的設(shè)置顯示了安裝在IC引腳中的電容如何受到ESD保護(hù),當(dāng)人體接觸到該引腳時,人體的電容與電容ESD形成并聯(lián)。正因為如此,人體內(nèi)的8KV電位才會被抑制。

在電荷守恒中,最終電荷等于初始電荷,所以將人體視為初始電荷

wKgaomR8kpqADTgXAAAL0A-V5PM55.webp



當(dāng)人體接觸帶有ESD的引腳時,發(fā)生充電。然后:

wKgZomR8kpqAXyGAAAAJiI-eDBM49.webp



根據(jù)電荷守恒:Qinitial=Qfinal。Cfinal是CESD和人體電容的并聯(lián)組合。Ufinal 是電容器將承受的實際電壓。然后:

wKgaomR8kpuAJzUrAABpJe-a8wg493.jpg



如上所述,VHumanBody為 8kV,CHumanBody為 330pF。假設(shè)我們將選擇 33nF CESD,那么最終電壓將為:

wKgZomR8kpuAeGpoAAA66Spi8TY819.jpg



因此,在引腳上安裝33nfESD保護(hù)電容后,引腳所承受的電壓僅為79.2V,而不是8KV,而電容的額定電壓必須高于此值,如果要進(jìn)一步降低電壓水平,只需要增加ESD電容即可。但是進(jìn)一步增加電容也會增加PCB的尺寸。

以上就是4種防止ESD損壞設(shè)備的方法。你可以讓任意選擇,這4種方法在應(yīng)用程序中有優(yōu)點也有缺點,可以在實際測試中驗證是否真的有效。

PCB設(shè)計可以減少不必要的故障排除和返工成本,下面是在PCB設(shè)計中如何防止ESD的措施。

五、減少電路回路面積

電流被感應(yīng)到閉合且具有變化的磁通量的電路回路中,電流的幅值與回路的面積成正比。也就是說,回路的面積必須減少,因為回路越大,磁通量越大。

wKgaomR8kpuAIfyfAAB80S7tc8I569.jpg


減少電路回路面積

電流被感應(yīng)到閉合且具有變化的磁通量的電路回路中,電流的幅值應(yīng)與回路的面積成正比,也就是說,回路的面積必須減少,因為回路越大,磁通量越大,在電路中感應(yīng)出的電流越強(qiáng)。

最常見的回路上圖所示,由電源和地之間的環(huán)路面積,還降低了ESD脈沖產(chǎn)生的高頻EMI電磁場。如果不能使用多層電路板,則電源和地線必須如下圖所示連接到一個網(wǎng)格上。

wKgZomR8kpyAdHZqAABSWYPerkI717.jpg


電源和地線連接到一個網(wǎng)格

并網(wǎng)連接可以起到電源和地層的作用,各層印刷線路均與過孔相連,過孔之間的連接間距在每個方向上應(yīng)在6cm以內(nèi)。另外在布線時,電源和接地印制線盡量靠近也可以減少環(huán)路面積,如下所示:

wKgaomR8kpyAQIp_AABIQPQ2S-s135.jpg


電源和接地印制線盡量靠近也可以減少環(huán)路面積

減少環(huán)路面積和感應(yīng)電流的另與一種方法是減少互連設(shè)備之間的平行路徑,如下所示:

wKgZomR8kp2AahF0AABYyf70Xps704.jpg


減少互連設(shè)備之間的平行路徑

當(dāng)必須使用超過30cm的信號連接線時,可以使用保護(hù)線,如下圖所示:

wKgaomR8kp2Ab8bXAAAMGtTiFAs61.webp


使用保護(hù)線

更好的一個方法時,在保護(hù)線或者接地層13mm以內(nèi)的信號線附近布設(shè)接地信號線,每個傳感器或者電源線的長信號線(>30cm)與接地線。

wKgZomR8kp6ABAnFAABwoiXlsC8186.jpg


在保護(hù)線或者接地層13mm以內(nèi)的信號線附近布設(shè)接地信號線

六、線的長度

長信號線也可以成為接收ESD脈沖能量的天線,使用較短的信號線會降低信號線作為天線接收ESD電磁場的效率,互連相鄰位置的設(shè)備以減少互連印刷線的長度。

七、減少電荷注入

ESD直接放電到接地層可能會破壞敏感電路。因此,在使用瞬態(tài)二極管時,最好在易損元件的電源和地之間防止一個或者多個高頻旁路電容。旁路電容減少電荷注入并保持源極和接地端口之間的電壓差。TVS分流感應(yīng)電流,保持TVS鉗位間的電壓差。TVS和電容應(yīng)盡可能靠近被保護(hù)的IC放置,以確保從TVS到地的路徑最短以及定然的長度,以減少寄生電容效應(yīng)。

wKgaomR8kp6AaH6LAAAW5MoRTsI41.webp


減少電荷注入

連接到必須安裝到PCB上的銅層,理想情況下,銅層必須與PCB接觸層隔離,并通過短導(dǎo)線連接到焊盤。

八、其他的措施

1、避免時鐘、復(fù)位信號等重要信號線在PCB邊緣;
2、將PCB不用的部分設(shè)置為地平面;
3、主機(jī)殼地線距離信號線至少4mm;
4、保持主殼地線的長寬比小于5:1,減少電感效應(yīng);
5、使用 TVS 二極管保護(hù)所有外部連接。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 二極管
    +關(guān)注

    關(guān)注

    147

    文章

    9744

    瀏覽量

    167707
  • ESD
    ESD
    +關(guān)注

    關(guān)注

    49

    文章

    2078

    瀏覽量

    173433
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4326

    文章

    23172

    瀏覽量

    400196
  • 電路設(shè)計
    +關(guān)注

    關(guān)注

    6678

    文章

    2466

    瀏覽量

    205458
收藏 人收藏

    評論

    相關(guān)推薦

    電路設(shè)計和PCB設(shè)計如何防止ESD損壞設(shè)備

    今天給大家分享的是:在電路設(shè)計和PCB設(shè)計如何防止ESD損壞設(shè)備。
    發(fā)表于 05-24 09:28 ?1371次閱讀
    <b class='flag-5'>電路設(shè)計</b>和PCB設(shè)計<b class='flag-5'>中</b>如何防止<b class='flag-5'>ESD</b>損壞設(shè)備

    干貨 | 電路設(shè)計如何減少ESD

    今天給大家分享的是:在電路設(shè)計和PCB設(shè)計如何防止ESD損壞設(shè)備。 今天給大家分享的是:在電路設(shè)計和PCB設(shè)計如何防止ESD損壞設(shè)備。 在電子行業(yè)
    發(fā)表于 03-26 18:47

    ESD保護(hù)電路的設(shè)計pdf

    ESD 靜電放電給你的電子產(chǎn)品帶來致命的危害不僅降低了產(chǎn)品的可靠性增加了維修成本而且不符合歐洲共同體規(guī)定的工業(yè)標(biāo)準(zhǔn)EN61000-4-2 就會影響產(chǎn)品在歐洲的銷售所以電子設(shè)備制造商通常會在電路設(shè)計的初期就考慮ESD 保護(hù)
    發(fā)表于 10-12 08:22

    實現(xiàn) ESD 失效最小化的電路設(shè)計原則

    本帖最后由 gk320830 于 2015-3-8 15:08 編輯 實現(xiàn) ESD 失效最小化的電路設(shè)計原則  不要把對 ESD 敏感的器件——例如 CMOS 器件——的引腳直接連接到連接器
    發(fā)表于 02-25 10:40

    PCB抗ESD的設(shè)計原則

    。那么,PCB在設(shè)計、生產(chǎn)過程,應(yīng)該如何抗ESD呢?金 百澤給大家簡單介紹:首先在電路設(shè)計上,應(yīng)當(dāng)減少環(huán)路面積。因為環(huán)路具有變化的磁通量,電流的幅度與環(huán)的面積成正比,環(huán)路越大,則磁通
    發(fā)表于 02-22 17:45

    如何設(shè)計ESD保護(hù)電路?

    ,提高了芯片的運(yùn)算速度?! 〉?,隨著工藝的進(jìn)步和尺寸的減小,靜電釋放(ESD),Elecyro Static Discharge)問題變得日益嚴(yán)峻。據(jù)統(tǒng)計,在集成電路設(shè)計中大約40%的失效電路
    發(fā)表于 08-07 06:24

    ESD保護(hù)電路設(shè)計法則

    ESDfailurethresholdVoltage)。通常我們都是給電路打三次電壓(3zaps),為了降低測試周期,通常起始電壓用標(biāo)準(zhǔn)電壓的70%ESDthreshold,每個step可以根據(jù)需要自己
    發(fā)表于 12-04 07:00

    CMOS工藝GG2NMOS結(jié)構(gòu)ESD保護(hù)電路設(shè)計

    CMOS工藝GG2NMOS結(jié)構(gòu)ESD保護(hù)電路設(shè)計:采用GG2NMOS 結(jié)構(gòu)的ESD 保護(hù)電路的工作原理和對其進(jìn)行的
    發(fā)表于 11-20 14:48 ?41次下載

    集成電路ESD設(shè)計的TLP測試技術(shù)

    摘要:介紹了一種研究器件和電路結(jié)構(gòu)在EsD期間新的特性測試方法—一TLP法,該方法不僅可替代HBM測試,還能幫助電路設(shè)計師詳細(xì)地分析器件和結(jié)構(gòu)在ESD過程
    發(fā)表于 04-29 10:48 ?29次下載

    esd保護(hù)電路設(shè)計

    esd保護(hù)電路設(shè)計 ESD的危害。ESD基本上可以分為三種類型,一是各種機(jī)器引起的ESD
    發(fā)表于 07-22 14:10 ?8110次閱讀

    電路設(shè)計如何防范ESD

    來源:羅姆半導(dǎo)體社區(qū) 手機(jī)、數(shù)碼相機(jī)、MP3播放器和PDA等手持設(shè)備的設(shè)計工程師,正不斷地面臨著在降低整個系統(tǒng)成本的同時、又要以更小的體積提供更多功能的挑戰(zhàn)。集成電路設(shè)計工程師通過在減少硅片空間大小
    的頭像 發(fā)表于 02-03 12:06 ?551次閱讀

    利用仿真減少逆變器電路設(shè)計工時的方法

    本文將為大家介紹兩項關(guān)于使用在線仿真的信息,詳情如下。 利用仿真減少逆變器電路設(shè)計工時的方法 關(guān)于逆變器設(shè)計特性相關(guān)的注意事項,我們發(fā)布了基于仿真的應(yīng)用指南,例如“逆變器電路基礎(chǔ)”和
    的頭像 發(fā)表于 12-02 15:53 ?1915次閱讀
    利用仿真<b class='flag-5'>減少</b>逆變器<b class='flag-5'>電路設(shè)計</b>工時的方法

    在靜電保護(hù)電路設(shè)計ESD器件選型

    電子設(shè)備需要使用外部保護(hù)器件,除了因為:產(chǎn)品的功能集成化造成I/O接口的增多,為ESD進(jìn)入電路及電壓敏感型元件提供了有效路徑;產(chǎn)品外觀小型化,使得IC更容易受到ESD損壞;滿足ESD
    的頭像 發(fā)表于 12-14 05:17 ?1094次閱讀
    在靜電保護(hù)<b class='flag-5'>電路設(shè)計</b><b class='flag-5'>中</b>的<b class='flag-5'>ESD</b>器件選型

    PCB設(shè)計如何減少ESD損害

    今天給大家分享的是:在電路設(shè)計和PCB設(shè)計如何防止ESD損壞設(shè)備。
    的頭像 發(fā)表于 07-11 09:23 ?1057次閱讀
    PCB設(shè)計<b class='flag-5'>中</b>如何<b class='flag-5'>減少</b><b class='flag-5'>ESD</b>損害

    電路設(shè)計如何減少ESD?

    今天給大家分享的是:在電路設(shè)計和PCB設(shè)計如何防止ESD損壞設(shè)備。 在電子行業(yè),保護(hù)設(shè)備免受ESD損壞是必須要注意的。靜電放電(ESD)是
    的頭像 發(fā)表于 03-23 16:49 ?904次閱讀
    <b class='flag-5'>電路設(shè)計</b><b class='flag-5'>中</b>如何<b class='flag-5'>減少</b><b class='flag-5'>ESD</b>?