欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用FPGA實現(xiàn)高效并行實時上采樣

FPGA設(shè)計論壇 ? 來源:未知 ? 2023-06-08 17:15 ? 次閱讀


點擊上方藍字關(guān)注我們


采樣就是采集模擬信號的樣本。通常采樣指的是下采樣,也就是對信號的抽取。其實,上采樣和下采樣都是對數(shù)字信號進行重采,重采的采樣率與原來獲得該數(shù)字信號的采樣率比較,大于原信號的稱為上采樣,小于的則稱為下采樣。上采樣是下采樣的逆過程,也稱增取樣或內(nèi)插。

本文介紹一種使用Virtex-6器件和WebPACK工具實現(xiàn)實時四倍上采樣的方法。

許多信號處理應用都需要進行上采樣。從概念上講,對數(shù)據(jù)向量進行M倍上采樣的簡單方法是用實際頻率分量數(shù)的(M-1)倍個零填充數(shù)據(jù)向量的離散傅里葉變換(DFT)[1],然后將零填充向量轉(zhuǎn)換回時域[1,2]。但這種方法計算量很大,因此不能在FPGA內(nèi)部高效實現(xiàn)。在本文介紹的高效并行實時上采樣電路中,每個ADC時鐘可產(chǎn)生M個上采樣值,其中M是所需的上采樣倍數(shù)。在我們的Virtex-6 XC6VLX75T FPGA實現(xiàn)方案中,上采樣倍數(shù)M為4,可以作為較普遍方法的一個實例。

我們并行上采樣方法的總體概念源于某些作者所稱的“窗口SINC插值”,這種方法在文獻資料[3,4]中有一些非常精彩的專文介紹。

為了更好的說明,現(xiàn)以圖1中所示的16MHz模擬信號為例。該信號的表達式為:

圖1 - 展示上采樣過程的16MHz信號實例

如果用12位ADC以80MHz的頻率對圖1所示的信號進行采樣或量化,輸入范圍為ADC完整輸入范圍的97.7%,則每個信號周期只能采樣五次,產(chǎn)生的樣本數(shù)據(jù)序列如圖2所示。如果對該示例數(shù)據(jù)序列進行四倍上采樣,則有效采樣率為320MHz,每個信號周期能夠提供20個樣本。雖然您可以使用本文介紹的方法進行更高倍數(shù)的上采樣,但為了說明起見我們還是使用M=4的上采樣。

圖2 - 本圖是12位ADC,輸入范圍為ADC完整輸入范圍的97.7%,用80MHz或每周期五次頻率對圖1的模擬信號采樣得到的樣本數(shù)據(jù)序列實例。

當然,還可以通過直接在ADC生成的數(shù)據(jù)序列的每個實際樣本值之間插入(M-1)個零來獲得上采樣數(shù)據(jù)向量及所需的樣本數(shù)(公認效果較差)。該“零插入步驟”對應于復制頻域中的原始信號頻譜。通過對得到的“零填充”時域信號進行低通濾波,就能去除頻域中所需頻譜的“復本”,從而獲得上采樣數(shù)據(jù)向量。

FIR濾波器設(shè)計

頻域中的理想(磚墻式)低通濾波器相當于在時域中用無限域Sinc函數(shù)作卷積。因此為近似化所需的卷積運算,可讓前述的零填充時域信號通過速率為ADC時鐘頻率M倍的對稱低通FIR濾波器,該濾波器拓撲結(jié)構(gòu)與圖3所示的示例31抽頭FIR濾波器相同。用這種方法,我們可以實時生成上采樣數(shù)據(jù)向量。圖3中的R1、R2、...、R31代表速率為ADC時鐘頻率M倍的寄存器,C0、C1、…、C15代表FIR濾波器的系數(shù)。

圖3 - 當濾波器工作在基本ADC時鐘頻率的M倍頻率時,零插入步驟中使用31抽頭FIR濾波器每時鐘周期可生成一個上采樣數(shù)據(jù)值

需要說明的是,圖3所示的FIR濾波器中的大部分寄存器在任何特定時鐘間隔內(nèi)都會包含0,而非實際的樣本數(shù)據(jù)。以M=4為例,當R1包含實際樣本數(shù)據(jù)時,R2、R3和R4將包含0。當R1包含實際樣本數(shù)據(jù)時,R5、R9、R13、R17、R21、R25和R29也將包含實際樣本數(shù)據(jù),其余的寄存器將包含0。在下一時鐘間隔中,R2、R6、R10、R14、R18、R22、R26和R30將包含實際樣本數(shù)據(jù)。

如圖3所示,由于在通過FIR濾波器的每M個樣本中有M-1個樣本為0,就M=4、使用31抽頭FIR濾波器的情況而言(如圖4所示),您可以將濾波器分解開,并行產(chǎn)生M個輸出。采用這種實現(xiàn)方案,并行FIR濾波器的工作頻率為ADC的基本時鐘頻率,而非ADC時鐘頻率的M倍。

圖4 - 通過在任何給定時鐘周期內(nèi)對圖3中每四個寄存器中一個包含非零數(shù)據(jù)的寄存器進行觀察,可以拆解該濾波器,再讓濾波器在以基礎(chǔ)ADC時鐘頻率運行的情況下并行

如圖4所示,您可以設(shè)定窗口SINC函數(shù)的系數(shù)Cw(n)來限度地減少實現(xiàn)該FIR濾波器所需的乘法器數(shù)量。對于T個抽頭的低通FIR濾波器而言,可通過下式得出系數(shù):

等式2

這里的漢寧窗系數(shù)的計算方法為:

等式3

窗口SINC函數(shù)系數(shù)Cw(n)隨即通過對應的C(n)和H(n)值相乘即可得到,如:

等式 4

在M=4時,如果按上面介紹的方法計算31抽頭FIR濾波器的系數(shù),令C0=1.0,C4=C8=C12=C15=0,則無需使用與圖4中這些系數(shù)有關(guān)的9個乘法器。此外,由于生成UPSAMPLED VALUE(1)每個系數(shù)會使用兩次,用戶可以“折疊”該實現(xiàn)方案,比如在相乘之前讓R1和R8相加,這樣就可以去掉四個乘法器。得到的設(shè)計僅使用18個乘法器每時鐘周期就可產(chǎn)生四個上采樣值。需要注意的是按上文介紹的設(shè)計方法,每個原始樣本值會原樣從并聯(lián)濾波器輸出。

我們使用圖5所示的可綜合VHDL[5]模型評估圖4所示電路的性能。該VHDL實現(xiàn)方案假定樣本數(shù)據(jù)為12位,即可能來自美國模擬器件公司的AD9670八通道超聲前端集成電路的數(shù)據(jù)。濾波器系數(shù)表達為25位定點常數(shù),以與集成到FPGA芯片上的乘法器輸入位數(shù)相匹配。來自ADC的輸入樣本先饋入與輸入引腳相連的寄存器(圖4中的R1),上采樣輸出值則使用與輸出引腳相連的寄存器。寄存器R2到R8屬芯片內(nèi)部寄存器。寄存器R1到R8故意設(shè)定為15位寬度,以便為綜合后邏輯提供執(zhí)行計算所需的動態(tài)余量。該設(shè)計能檢查溢出或下溢,還能將結(jié)果鉗制在有效范圍以內(nèi)。

圖5 - 該VHDL源代碼使用單進程和25位定點系數(shù)實現(xiàn)圖4的濾波器拓撲結(jié)構(gòu)。

無需流水線化

圖6顯示的是使用的WebPACK工具中提供的14.7版ISim仿真器對該VHDL模型進行仿真并將饋送圖2中的采樣/量化12位數(shù)據(jù)序列后得到的上采樣數(shù)據(jù)序列。每個原始的12位樣本均保持不變,原因上文已述。原始波形中每個實際樣本之間插入了三個新樣本。

圖6 - 該圖表顯示的是VHDL模型生成的上采樣數(shù)據(jù)序列

計算所得(上采樣所得)值與原始模擬信號中理想值之間的誤差為整個范圍的0.464%,平均誤差為整個范圍的0.070%。當然因初始量化步驟原因,在采樣/量化12位源矢量數(shù)據(jù)值中存在1/2 LSB的誤差(合整個范圍的0.012%)。

布局布線設(shè)計使用19個DSP48E1模塊,但占用的Virtex-6 Slice資源不足1%,無需流水線化即可運行在107MHz下。

我們使用WebPACK工具14.7版在XC6VLX75T-3FF484 Virtex-6 FPGA上實現(xiàn)這一上采樣器。布局布線設(shè)計占用該器件中288個DSP48E1模塊中的19個,但使用的Slice資源不足1%。終得到的上采樣電路能夠運行在107MHz下。無需讓濾波器流水線化即可實現(xiàn)這一性能。此外,我們還開發(fā)出了用流水線實現(xiàn)的版本,可以工作在217MHz以上。

雖然XC6VLX75T-3FF484是Virtex-6系列中的端成員,但芯片上仍集成有288個帶有25x18位乘法器的DSP48E1模塊。換言之,在理論上足以實現(xiàn)15個圖4所示的并行上采樣FIR濾波器。我們制作的原型環(huán)形陣列超聲系統(tǒng)使用了八套以80MHz的頻率運行在XC6VLX75T FPGA上的上采樣器,在波束成形之前對來自八通道Analog Devices AD9670超聲前端芯片的數(shù)據(jù)進行上采樣處理。在該系統(tǒng)中,上采樣器按仿真預測的方式運行,在以AD9670 ADC的基本時鐘頻率80MHz運行的情況下,能使用上采樣到320MHz的數(shù)據(jù)實時完成波束成形。

型Virtex-6 FPGA器件XC6VSX475T包含有2,016個25x18位乘法器,在理論上一個芯片就可以實現(xiàn)106個圖4所示類型的上采樣濾波器。

只要濾波器使用本文介紹的高效并行拓撲結(jié)構(gòu)進行設(shè)計,就能夠使用實現(xiàn)在工作頻率為107MHz的XC6VLX75T-3FF484 FPGA上的FIR濾波器完成M=4倍的實時上采樣。原始數(shù)據(jù)樣本將原封不動通過濾波器,并行產(chǎn)生(M-1)=3個上采樣值。這種簡明的FIR濾波器設(shè)計方法無需借助復雜精密的濾波器設(shè)計工具就能提供優(yōu)異的結(jié)果。本文介紹的思路稍加拓展,就可以使用更大的因數(shù)進行上采樣,或者是使用抽頭數(shù)更多的FIR濾波器降低計算出的上采樣值的誤差。

這種簡明的FIR濾波器設(shè)計方法無需借助復雜精密的濾波器設(shè)計工具就能提供優(yōu)異的結(jié)果。






有你想看的精彩




至芯科技-FPGA就業(yè)培訓來襲!你的選擇開啟你的高薪之路!5月30號西安中心開課、歡迎咨詢!
FPGA_電機控制Verilog
VGA、HDMI、DP…不同視頻接口有什么區(qū)別?






掃碼加微信邀請您加入FPGA學習交流群




歡迎加入至芯科技FPGA微信學習交流群,這里有一群優(yōu)秀的FPGA工程師、學生、老師、這里FPGA技術(shù)交流學習氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧!


點個在看你最好看






原文標題:使用FPGA實現(xiàn)高效并行實時上采樣

文章出處:【微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21802

    瀏覽量

    606384

原文標題:使用FPGA實現(xiàn)高效并行實時上采樣

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    采用fpga控制ADS8555進行采樣,對某一通道輸入正弦信號時,采樣的結(jié)果卻是方波,為什么?

    采用fpga控制ADS8555進行采樣,ADS8555配置為硬件模式,16位并行輸出,對某一通道輸入正弦信號時,采樣的結(jié)果卻是方波,采樣
    發(fā)表于 01-15 06:35

    使用FPGA控制ads8555進行采樣采樣的信號要么為最低要么為最高,問題出在了哪里?

    使用FPGA控制ads8555進行采樣,ads8555配置為硬件模式,16位并行輸出,電路按照技術(shù)文檔的推薦設(shè)計,不同的是HVSS和HVDD采用+-5v,前置的運放使用opa2134,結(jié)果
    發(fā)表于 01-09 06:47

    助力AIoT應用:在米爾FPGA開發(fā)板實現(xiàn)Tiny YOLO V4

    受限的設(shè)備運行,尤其在低功耗、實時檢測的邊緣計算設(shè)備中表現(xiàn)出色。相比傳統(tǒng) GPU,FPGA 能在小面積和低功耗下實現(xiàn)類似的推理性能,非常契合 AIoT 應用。像米爾 ZU3EG 這樣
    發(fā)表于 12-06 17:18

    FPGA 實時信號處理應用 FPGA在圖像處理中的優(yōu)勢

    現(xiàn)場可編程門陣列(FPGA)是一種高度靈活的硬件平臺,它允許開發(fā)者根據(jù)特定應用需求定制硬件邏輯。在實時信號處理和圖像處理領(lǐng)域,FPGA因其獨特的優(yōu)勢而受到青睞。 1. 并行處理能力
    的頭像 發(fā)表于 12-02 10:01 ?902次閱讀

    SXRTO(采樣擴展實時示波器)的5W1H

    (RTO)和采樣示波器(SO)的優(yōu)點的示波器。實時示波器(RTO):實時示波器基于純模擬技術(shù),通過對輸入信號進行放大和掃描,在示波器屏幕直接呈現(xiàn)連續(xù)可變的波形。其
    的頭像 發(fā)表于 11-21 10:24 ?238次閱讀
    SXRTO(<b class='flag-5'>采樣</b>擴展<b class='flag-5'>實時</b>示波器)的5W1H

    FPGA在圖像處理領(lǐng)域的優(yōu)勢有哪些?

    等協(xié)同工作,實現(xiàn)高效的圖像處理。這種多接口支持使得FPGA在構(gòu)建復雜的圖像處理系統(tǒng)時具有更大的靈活性。 七、實時流水線運算 FPGA能進行
    發(fā)表于 10-09 14:36

    EasyGo實時仿真丨PCS儲能變流器控制仿真應用

    “CBox采用CPU+FPGA的雙模塊設(shè)計簡化了仿真流程,上位機軟件圖形化操作也很直觀,可在線實時調(diào)整參數(shù),極大地提高了工作效率?!薄A科某實驗室FPGA以其快速并行處理能力,在儲能
    發(fā)表于 09-20 10:17

    FPGA在自動駕駛領(lǐng)域有哪些應用?

    FPGA在自動駕駛領(lǐng)域的主要應用: 一、感知算法加速 圖像處理:自動駕駛中需要通過攝像頭獲取并識別道路信息和行駛環(huán)境,這涉及到大量的圖像處理任務。FPGA在處理圖像的運算速度快,可并行
    發(fā)表于 07-29 17:09

    FPGA在人工智能中的應用有哪些?

    以承擔機器人路徑規(guī)劃、環(huán)境感知、運動控制等任務,結(jié)合外部傳感器的反饋信息,實現(xiàn)高效、準確的機器人控制系統(tǒng)。 四、優(yōu)勢總結(jié) 高并行性:FPGA的高并行
    發(fā)表于 07-29 17:05

    在多FPGA集群實現(xiàn)高級并行編程

    今天我們看的這篇論文介紹了在多FPGA集群實現(xiàn)高級并行編程的研究,其主要目標是為非FPGA專家提供一個成熟且易于使用的環(huán)境,以便在多個
    的頭像 發(fā)表于 07-24 14:54 ?1422次閱讀

    如何在FPGA實現(xiàn)神經(jīng)網(wǎng)絡(luò)

    可編程門陣列(FPGA)作為一種靈活、高效的硬件實現(xiàn)方式,為神經(jīng)網(wǎng)絡(luò)的加速提供了新的思路。本文將從FPGA實現(xiàn)神經(jīng)網(wǎng)絡(luò)的基本原理、關(guān)鍵技術(shù)、
    的頭像 發(fā)表于 07-10 17:01 ?2359次閱讀

    基于FPGA的陣列相機的實時監(jiān)測和大容量存儲

    實時存儲,下載,查詢,清空等功能。 2.2 各模塊介紹 2.2.1 GPU + A7 100t 交互處理模塊 本模塊完成了整個 FPGA 系統(tǒng)的主控和與 GPU 之間的通信
    發(fā)表于 06-20 20:10

    基于FPGA實時邊緣檢測系統(tǒng)設(shè)計,Sobel圖像邊緣檢測,FPGA圖像處理

    運行時, FPGA 并行運算平臺首先完成對攝像頭的初始化和寄存器配置,配置完成之后讀取實時的圖像數(shù)據(jù)存入 SDRAM 存儲器中,在 FPGA 芯片內(nèi)部
    發(fā)表于 05-24 07:45

    如何用cubemx配置并實現(xiàn)STM32F373的三個SDADC并行采樣

    求大神指點如何實現(xiàn)STM32F373的三個SDADC并行采樣,用cubemx配置?
    發(fā)表于 03-11 07:14

    如何使用FPGA驅(qū)動并行ADC和并行DAC芯片?

    ADC和DAC是FPGA與外部信號的接口,從數(shù)據(jù)接口類型的角度劃分,有低速的串行接口和高速的并行接口。
    的頭像 發(fā)表于 02-22 16:15 ?4129次閱讀
    如何使用<b class='flag-5'>FPGA</b>驅(qū)動<b class='flag-5'>并行</b>ADC和<b class='flag-5'>并行</b>DAC芯片?