Q.我需要數(shù)據(jù)轉(zhuǎn)換器來(lái)適應(yīng)狹小的空間，我懷疑串行接口會(huì)有所幫助。我需要知道什么才能選擇和使用一個(gè)？

A.讓我們首先看看串行接口的工作原理，然后將其與并行接口進(jìn)行比較。通過(guò)這樣做，我們將消除一些關(guān)于串行數(shù)據(jù)轉(zhuǎn)換器的神話。

圖中所示為連接到ADSP-7890數(shù)字信號(hào)處理器（DSP）串行端口的8通道多路復(fù)用12位串行模數(shù)轉(zhuǎn)換器（ADC）AD2105。圖中還顯示了DSP用于與ADC通信的時(shí)序。構(gòu)成轉(zhuǎn)換結(jié)果的12位作為串行數(shù)據(jù)流通過(guò)單行傳輸。數(shù)據(jù)流還包括三個(gè)額外的位，用于標(biāo)識(shí)AD7890多路復(fù)用器當(dāng)前選擇的輸入通道。為了區(qū)分串行數(shù)據(jù)流的位，必須提供時(shí)鐘信號(hào)（SCLK），通常由DSP提供;但是，有時(shí)ADC會(huì)提供此時(shí)鐘作為輸出。DSP通常（但并非總是）提供一個(gè)額外的成幀脈沖，該脈沖在通信開(kāi)始時(shí)激活一個(gè)周期，或者如圖所示（TFS/RFS）在傳輸期間處于活動(dòng)狀態(tài)。

在本例中，DSP的串行端口用于對(duì)ADC中的內(nèi)部5位寄存器進(jìn)行編程。寄存器的位控制諸如選擇要轉(zhuǎn)換的通道、將器件置于省電模式以及開(kāi)始轉(zhuǎn)換等功能。很明顯，在這種情況下，串行接口必須是雙向的。

另一方面，并行ADC直接（或可能通過(guò)緩沖器）連接到與其接口的處理器的數(shù)據(jù)總線。圖中顯示了與ADSP-7892接口的AD2101。轉(zhuǎn)換完成后，AD7892中斷DSP，DSP通過(guò)單次讀取ADC的解碼存儲(chǔ)器地址來(lái)響應(yīng)。

串行和并行數(shù)據(jù)轉(zhuǎn)換器之間的主要區(qū)別在于所需的接口線數(shù)量。從節(jié)省空間的角度來(lái)看，串行轉(zhuǎn)換器具有明顯的優(yōu)勢(shì)，因?yàn)闇p少了器件引腳數(shù)。這樣就可以將12位串行ADC或DAC封裝在8引腳DIP或SO封裝中。更重要的是，由于串行接口連接需要更少的PCB走線，因此節(jié)省了電路板空間。

Q.我的數(shù)模轉(zhuǎn)換器必須在物理上遠(yuǎn)離中央處理器，并且彼此遠(yuǎn)離。解決這個(gè)問(wèn)題的最佳方法是什么？

A.最初，您必須決定是使用串行DAC還是并行DAC。使用并行 DAC，您可以將每個(gè) DAC 映射到內(nèi)存映射的 I/O 位置，如圖所示。然后，只需對(duì)適當(dāng)?shù)?I/O 位置執(zhí)行寫(xiě)入命令即可對(duì)每個(gè) DAC 進(jìn)行編程。但是，這種配置有一個(gè)明顯的缺點(diǎn)。它需要一條并行數(shù)據(jù)總線以及一些控制信號(hào)，連接到所有遠(yuǎn)程位置。顯然，可以只有兩根電線的串行接口更經(jīng)濟(jì)。

串行轉(zhuǎn)換器通常不能映射到處理器的內(nèi)存中。但是許多串行DAC可以連接到處理器的串行I / O端口。然后，處理器上的其他端口可用于生成芯片選擇信號(hào)，以單獨(dú)啟用DAC。片選信號(hào)需要從每個(gè)器件到接口的線路。但是處理器上可以配置為傳輸芯片選擇信號(hào)的線路數(shù)可能存在限制。

解決此問(wèn)題的一種方法是使用可以菊花鏈連接在一起的串行DAC。該圖顯示了如何將多個(gè)DAC連接到單個(gè)I/O端口。每個(gè)DAC都有一個(gè)串行數(shù)據(jù)輸出（SDO）引腳，該引腳連接到鏈中下一個(gè)DAC的串行數(shù)據(jù)輸入（SDI）引腳。LDAC 和 SCLK 并聯(lián)饋送到鏈中的所有 DAC。由于時(shí)鐘輸入SDI的數(shù)據(jù)最終出現(xiàn)在SDO（N個(gè)時(shí)鐘周期后），因此單個(gè)I/O端口可以尋址多個(gè)DAC。但是，端口必須輸出長(zhǎng)數(shù)據(jù)流（每個(gè)DAC的N位乘以鏈中的設(shè)備數(shù)量）。這種配置的最大優(yōu)點(diǎn)是不需要設(shè)備解碼。所有設(shè)備實(shí)際上都位于同一 I/O 位置。菊花鏈的主要缺點(diǎn)是可訪問(wèn)性（或延遲）。為了改變單個(gè)DAC的狀態(tài)，處理器仍必須從I/O端口輸出完整的數(shù)據(jù)流。

Q.如果串行數(shù)據(jù)轉(zhuǎn)換器節(jié)省了如此多的空間和電線，為什么它們不能用于每個(gè)空間敏感型應(yīng)用？

A.串行接口的一個(gè)主要缺點(diǎn)是速度與空間的權(quán)衡。例如，要對(duì)并行DAC進(jìn)行編程，只需將數(shù)據(jù)放在數(shù)據(jù)總線上，然后用單個(gè)脈沖將其時(shí)鐘輸入DAC。但是，當(dāng)寫(xiě)入串行DAC時(shí)，這些位必須按順序輸入（N位轉(zhuǎn)換器為N個(gè)時(shí)鐘脈沖），然后是負(fù)載脈沖。處理器的 I/O 端口花費(fèi)相對(duì)較大的時(shí)間與串行轉(zhuǎn)換器通信。因此，吞吐速率高于500 ksps的串行轉(zhuǎn)換器并不常見(jiàn)。

Q.我的 8 位處理器沒(méi)有串行端口。有沒(méi)有辦法將AD12等串行7893位ADC連接到處理器的并行總線？

A.當(dāng)然，可以使用外部移位寄存器來(lái)完成，該寄存器串行（和異步）加載，然后時(shí)鐘進(jìn)入處理器的并行端口。但是，如果問(wèn)題的意義是“沒(méi)有外部邏輯”，則可以像1位并行ADC一樣連接串行ADC。將轉(zhuǎn)換器的 SDATA 引腳連接到處理器的數(shù)據(jù)總線線路之一（它連接到圖中的 D0）。使用一些解碼邏輯，可以將轉(zhuǎn)換器映射到處理器的存儲(chǔ)器位置之一，以便可以使用 12 個(gè)連續(xù)的 Read 命令讀取轉(zhuǎn)換結(jié)果。然后，其他軟件命令將讀取的 12 字節(jié)的 LSB 集成到單個(gè) 12 位并行字中。

這種技術(shù)有時(shí)被稱為“位敲擊”，從軟件的角度來(lái)看效率非常低。但在處理器運(yùn)行速度比轉(zhuǎn)換器快得多的應(yīng)用中，這可能是可以接受的。

Q.在最后一個(gè)示例中，處理器寫(xiě)入信號(hào)的門(mén)控版本用于在AD7893上開(kāi)始轉(zhuǎn)換。這種方法有問(wèn)題嗎？

A.我很高興你發(fā)現(xiàn)了這一點(diǎn)。在本例中，可以通過(guò)對(duì)AD7893的映射存儲(chǔ)器位置進(jìn)行虛擬寫(xiě)入來(lái)啟動(dòng)轉(zhuǎn)換。不交換數(shù)據(jù)，但處理器提供開(kāi)始轉(zhuǎn)換所需的寫(xiě)入脈沖。從硬件的角度來(lái)看，這種配置非常簡(jiǎn)單，因?yàn)樗苊饬松赊D(zhuǎn)換信號(hào)的需要。但是，不建議將該技術(shù)用于必須定期對(duì)信號(hào)進(jìn)行采樣的交流數(shù)據(jù)采集應(yīng)用。即使處理器被編程為定期寫(xiě)入ADC，寫(xiě)入脈沖上的相位抖動(dòng)也會(huì)嚴(yán)重降低可實(shí)現(xiàn)的信噪比（SNR）。門(mén)控過(guò)程可能會(huì)使寫(xiě)入信號(hào)抖動(dòng)更加嚴(yán)重。例如，采樣時(shí)鐘相位抖動(dòng)電平僅為1 ns，會(huì)使理想的100 kHz正弦波的SNR降低到約60dB（小于10 dB有效分辨率）。還有一個(gè)額外的危險(xiǎn)，即采樣信號(hào)上的過(guò)沖和噪聲會(huì)進(jìn)一步降低模數(shù)轉(zhuǎn)換的完整性。

Q.什么時(shí)候應(yīng)該選擇異步串行接口的轉(zhuǎn)換器？

A.異步鏈路允許設(shè)備相互交換未計(jì)時(shí)的數(shù)據(jù)。設(shè)備最初必須編程為使用相同的數(shù)據(jù)格式。這涉及設(shè)置特定的數(shù)據(jù)速率（通常以波特或每秒比特?cái)?shù)表示）。一項(xiàng)規(guī)定如何啟動(dòng)和結(jié)束傳輸?shù)墓s也是必要的。我們使用稱為開(kāi)始位和停止位的可識(shí)別數(shù)據(jù)序列來(lái)做到這一點(diǎn)。傳輸還可能包括便于錯(cuò)誤檢測(cè)的奇偶校驗(yàn)位。

該圖顯示了AD1B60數(shù)字化信號(hào)調(diào)理器如何連接到PC的異步COM端口。這是一個(gè) 3 線雙向接口（為清楚起見(jiàn)，省略了接地線）。請(qǐng)注意，接收和傳輸線路在線路的另一端交換角色。

異步數(shù)據(jù)鏈路在設(shè)備僅偶爾通信的應(yīng)用程序中非常有用。由于每次傳輸都包含開(kāi)始位和停止位，因此設(shè)備可以隨時(shí)通過(guò)簡(jiǎn)單地輸出其數(shù)據(jù)來(lái)啟動(dòng)通信。設(shè)備之間的連接數(shù)量減少，因?yàn)椴辉傩枰獣r(shí)鐘和控制信號(hào)。

Q.我正在考慮的ADC數(shù)據(jù)手冊(cè)建議在串行接口上使用非連續(xù)時(shí)鐘。為什么？

A.該規(guī)范可能要求在轉(zhuǎn)換過(guò)程中時(shí)鐘保持非活動(dòng)狀態(tài)。一些ADC之所以需要這樣做，是因?yàn)檫B續(xù)數(shù)據(jù)時(shí)鐘會(huì)饋入器件的模擬部分，并對(duì)轉(zhuǎn)換的完整性產(chǎn)生不利影響。如果I/O端口具有成幀脈沖，則在轉(zhuǎn)換期間可以中斷連續(xù)時(shí)鐘信號(hào);它用作門(mén)控信號(hào)，僅在數(shù)據(jù)傳輸期間使串行時(shí)鐘連接到轉(zhuǎn)換器。

Q.是什么使器件與SPI或MICROWIRE兼容？

A.SPI（串行外設(shè)接口）和MICROWIRE是分別由摩托羅拉和美國(guó)國(guó)家半導(dǎo)體開(kāi)發(fā)的串行接口標(biāo)準(zhǔn)。大多數(shù)同步串行轉(zhuǎn)換器可以很容易地連接到這些端口;但在某些情況下，可能需要額外的“膠水”邏輯。

問(wèn)：好的我決定拋開(kāi)偏見(jiàn)，在當(dāng)前的設(shè)計(jì)中使用串行ADC。我剛剛按照數(shù)據(jù)表的規(guī)定將其連接起來(lái)。當(dāng)我的微讀取轉(zhuǎn)換結(jié)果時(shí)，ADC似乎總是輸出FFFHEX。發(fā)生了什么事情？

A.也許您遇到了通信問(wèn)題。我們需要查看ADC和處理器之間的連接，以及時(shí)序和控制信號(hào)是如何設(shè)置的。我們還需要查看中斷結(jié)構(gòu)。下一期將回到這個(gè)問(wèn)題，討論設(shè)計(jì)串行接口時(shí)遇到的問(wèn)題。

審核編輯：郭婷