欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

開源的Bluespec SystemVerilog (BSV)語言表現(xiàn)如何?

OpenFPGA ? 來源:OpenFPGA ? 2023-06-27 10:14 ? 次閱讀

Bluespec SystemVerilog (BSV) 是由Arvind 開發(fā)的 Bluespec 語言,這是一種高級功能 硬件 描述編程語言,本質(zhì)上是Haskell(Haskell ( / ?h ?s k ?l / ) 是一種通用的、靜態(tài)類型的、純函數(shù)式 編程語言,具有類型推斷和惰性求值。)的擴(kuò)展,用于處理一般的芯片設(shè)計(jì)和電子設(shè)計(jì)自動(dòng)化。Bluespec的主要設(shè)計(jì)者和實(shí)現(xiàn)者是Lennart Augustsson。Bluespec 被部分評估(轉(zhuǎn)換 Haskell 部分)并編譯為術(shù)語重寫系統(tǒng)(TRS)。它帶有一個(gè)SystemVerilog前端。BSV 編譯為Verilog RTL 設(shè)計(jì)文件。

為什么要 BSV?Verilog 不好用?

BSV 是一門高級硬件描述語言(High-Level Hardware Description Language, HL-HDL),與 Verilog 一樣,被用于 FPGAASIC 的設(shè)計(jì)和驗(yàn)證。BSV 于 2003 年被 Bluespec 公司開發(fā),期間是商業(yè)收費(fèi)工具,到 2020 年它的編譯器才開源,這才給了我們接觸它的機(jī)會(huì)。

Verilog 的語法簡單、特性少,卻能全面且精準(zhǔn)地描述數(shù)字電路,是“小而美”的語言。學(xué)習(xí) Verilog 時(shí),只需要掌握3種常見寫法:assign, always @ (*) 和 always @ (posedge clk) ,剩下的就依賴于你對電路設(shè)計(jì)的理解了。當(dāng)然,這才是最難的,包括各種繁雜的硬件設(shè)計(jì)思維——狀態(tài)機(jī)、并行展開、流水線化、握手信號、總線協(xié)議等。

各位讀到這里有沒有意識到問題——用如此簡單的抽象級別來描述如此復(fù)雜的數(shù)字電路系統(tǒng),會(huì)不會(huì)很吃力?相信每個(gè)接觸過復(fù)雜的 Verilog 系統(tǒng)的讀者,都體會(huì)過被 always 塊下的幾十個(gè)狀態(tài)所支配的恐懼,也清晰地記得模塊實(shí)例化時(shí)那幾十行嚇人的端口連接。因此,我們需要一種抽象層次更高的 HDL 來提高開發(fā)效率,BSV 就能勝任這一工作。

對BSV有興趣的可以看看上面文章《爆肝6萬字的 Bluespec SystemVerilog (BSV) 中文教程上線了》。

今天的核心是使用BSV設(shè)計(jì)一款游戲,看下在實(shí)際設(shè)計(jì)中BSV表現(xiàn)如何~

使用BSV設(shè)計(jì)《太空入侵者》

緒論

2020年1月,Bluespec開源了bsc(Bluespec SystemVerilog Compiler)。因此我安裝了 bsc,這是一個(gè)編譯器,可以對用BSV (Bluespec SystemVerilog)編寫的設(shè)計(jì)進(jìn)行高級綜合。BSV 與任何其他語言一樣,無法通過閱讀手冊來學(xué)習(xí),我認(rèn)為學(xué)習(xí)新語言的唯一方法是實(shí)際設(shè)計(jì)應(yīng)用程序。因此,我嘗試使用 BSV 設(shè)計(jì)《太空入侵者》游戲。

a4b7f8a6-1482-11ee-962d-dac502259ad0.png

BSV

簡而言之,Verilog HDL 是一種標(biāo)準(zhǔn)化為 IEEE 1364 的硬件設(shè)計(jì)語言 (HDL),而 SystemVerilog 是其標(biāo)準(zhǔn)化為 IEEE 1800 的擴(kuò)展。BSV 是進(jìn)一步擴(kuò)展 SystemVerilog 的 HDL。

使用設(shè)備

使用的開發(fā)板如下:

a50ee710-1482-11ee-962d-dac502259ad0.png

第一步 - 聲音 FSM(有限狀態(tài)機(jī))設(shè)計(jì)

第一次應(yīng)用BSV時(shí),聲音狀態(tài)機(jī)的規(guī)模比較小,所以這是第一個(gè)設(shè)計(jì)目標(biāo)。

確定聲道

游戲中使用了 10 種不同的聲音;需要確定同時(shí)發(fā)生的數(shù)量(=聲道的數(shù)量)??紤]到游戲場景中同時(shí)發(fā)生的條件,假設(shè)有4個(gè)通道:玩家自己的船的聲音、入侵者的聲音1和2、UFO的聲音。

聲音系統(tǒng)框圖

框圖如下圖所示。聲音FSM從之前的設(shè)計(jì)擴(kuò)展到4個(gè)通道。

a544dc4e-1482-11ee-962d-dac502259ad0.png

第二步——游戲FSM設(shè)計(jì)

然后繼續(xù)進(jìn)行游戲FSM的狀態(tài)機(jī)設(shè)計(jì)。

在設(shè)計(jì)聲音 FSM 時(shí),我使用基于狀態(tài)的設(shè)計(jì)方法來設(shè)計(jì) FSM 。本文中的基于狀態(tài)的FSM設(shè)計(jì)方法是指將序列手動(dòng)分解為狀態(tài),并為每個(gè)狀態(tài)一一編寫規(guī)則的方法。這種方法基本上需要與Verilog相同的工時(shí)。換句話說,使用高級語言沒有什么好處。

另一方面,BSV 有一個(gè)名為StmtFSM的庫,可以高效地設(shè)計(jì)狀態(tài)機(jī)。在這個(gè)游戲FSM中,我充分利用了這一點(diǎn),設(shè)計(jì)時(shí)無需手動(dòng)進(jìn)行狀態(tài)分解。在本文中,這種方法將被稱為基于序列的方法。

博弈FSM算法

基本上,我發(fā)現(xiàn)游戲可以用與用C編寫相同的方式來編寫。例如,如果我考慮子彈移動(dòng)、碰撞檢測、碰撞處理以及顯示和擦除爆炸標(biāo)記的算法,則算法是對于自己和敵人的子彈來說都是一樣的,如下所示。

if(bullet_explosion_timer>=1){//Bulletexploding
bullet_explosion_timer++;
if(bullet_explosion_timer==MAX){
bulletdeletion;//logicaldeletion
erasebullet_explosion_mark;//logicalerasure
bullet_explosion_timer<=?0;
????}
}?else?{
????if?(no?bullets?and?bullet?generation?condition)?{
????????bullet?generation?process;
????????bullet?sound;?//?only?own?bullets,?no?sound?for?enemy?bullets
????}
????if?(bullet?exists)?{
????????Collision?detection;
????????if?(collision?with?object)?{?//?invader?and?UFO?for?own?bullets,?ship?for?enemy?bullets
????????????delete?bullet;?//?logical?deletion
????????????erase?bullet_mark;?//?Physical?deletion
????????????object?state?<=?explosion;
????????????object_explosion_timer?<=?0;
????????}?else?if?(up?down?hash?||?base?||?bullets)?{?//?bullets:?if?own?bullets,?enemy?bullets;?if?enemy?bullets,?own?bullets
????????????erase?bullet_mark;?//?physical?erase
????????????show?bullet_explosion_mark;
????????????bullet_explosion_timer?<=?1;?//?start?timer
????????}?else?{?//?if?no?collision
????????????advance?bullet;?//?if?no?collision,?advance?the?bullet;?//?if?no?collision,?advance?the?bullet
????????}
????}
}

另一方面,該對象需要專門的處理,如下面的代碼所示。

if(objectstate==explosion){
if(object_explosion_timer==0){
object_explosion_timer<=?1;?//?start?timer
????????object?explosion?sound;
????????show?object_explosion_mark?;
????}?else?{
????????object_explosion_timer++;
????????if?(object_explosion_timer?==?MAX)?{
???????????delete?object;?//?logical?deletion
???????????erase?object_explosion_mark;?//?physical?erasure
????????}
????}
}

通過應(yīng)用 StmtFSM,可以將項(xiàng)目符號序列描述為一種算法,而無需將其分解為逐個(gè)時(shí)鐘狀態(tài)。我用類C語言編寫了上面的偽代碼,但我只需要將BSV中的'{'更改為seq ,將'}'更改為endseq 。if、while、for等控制語法由bsc進(jìn)行行為綜合,并轉(zhuǎn)換為Verilog中的狀態(tài)機(jī)。

游戲完成

下面的動(dòng)圖展示了可能是世界上第一部由 BSV 設(shè)計(jì)的《太空入侵者》游戲的視頻。

完整的入侵者層次結(jié)構(gòu)如下圖所示。Button_0 只是一個(gè)對板載開關(guān)和外部開關(guān)進(jìn)行或運(yùn)算的電路。入侵者_(dá)移動(dòng)_0是BSV設(shè)計(jì)的游戲FSM。blk_mem_gen_0是連接到游戲FSM的ROM,用于存儲(chǔ)入侵者的模式等。

a6478a10-1482-11ee-962d-dac502259ad0.png

BSV的優(yōu)勢

雖然 BSV 看起來效率更高,但它增加了 bsc 的編譯時(shí)間,對于大型設(shè)計(jì)來說可能會(huì)超過一個(gè)小時(shí)。因此,對于這樣的設(shè)計(jì),修改、模型創(chuàng)建和仿真的TAT(周轉(zhuǎn)時(shí)間)將非常長,這可能使其效率低于Verilog。然而,Bluesim 中的仿真速度比 iverilog 中快約 3, 000 倍。

總結(jié)

對于這一“語言”,其發(fā)展肯定會(huì)在某一方面有突出優(yōu)點(diǎn),之后才能被慢慢接受,類似SpinalHDL/CHISEL等,但是該門語言目前未在業(yè)內(nèi)受到重視,但是未來的發(fā)展我抱有希望

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • Verilog
    +關(guān)注

    關(guān)注

    28

    文章

    1352

    瀏覽量

    110449
  • 編程語言
    +關(guān)注

    關(guān)注

    10

    文章

    1951

    瀏覽量

    35021
  • 數(shù)字電路
    +關(guān)注

    關(guān)注

    193

    文章

    1629

    瀏覽量

    80852
  • 開源
    +關(guān)注

    關(guān)注

    3

    文章

    3412

    瀏覽量

    42742
  • 編譯器
    +關(guān)注

    關(guān)注

    1

    文章

    1642

    瀏覽量

    49318
收藏 人收藏

    評論

    相關(guān)推薦

    Bluespec SytemVerilog握手協(xié)議接口轉(zhuǎn)換設(shè)計(jì)實(shí)現(xiàn)

    由于接口控制信號上的差異,要實(shí)現(xiàn)Bluespec SystemVerilog(BSV)生成的代碼和外部Verilog代碼之間的正確交互是一件比較麻煩同時(shí)容易出錯(cuò)的事情。
    發(fā)表于 10-08 11:02 ?648次閱讀
    <b class='flag-5'>Bluespec</b> SytemVerilog握手協(xié)議接口轉(zhuǎn)換設(shè)計(jì)實(shí)現(xiàn)

    blue-ethernet高性能FPGA網(wǎng)絡(luò)數(shù)據(jù)包處理項(xiàng)目簡介

    blue-ethernet項(xiàng)目使用Bluespec SystemVerilog(BSV)硬件描述語言實(shí)現(xiàn)了一系列在FPGA上加速網(wǎng)絡(luò)數(shù)據(jù)包處理的硬件模塊。
    的頭像 發(fā)表于 11-13 10:44 ?1380次閱讀
    blue-ethernet高性能FPGA網(wǎng)絡(luò)數(shù)據(jù)包處理項(xiàng)目簡介

    systemverilog學(xué)習(xí)教程

    systemverilog的一些基本語法以及和verilog語言之間的區(qū)別。
    發(fā)表于 04-01 14:24

    做FPGA工程師需要掌握SystemVerilog嗎?

    在某大型科技公司的招聘網(wǎng)站上看到招聘邏輯硬件工程師需要掌握SystemVerilog語言,感覺SystemVerilog語言是用于ASIC驗(yàn)證的,那么做FPGA工程師有沒有必要掌握
    發(fā)表于 08-02 20:30

    verilog語言表示圓周率

    如何使用verilog語言表示圓周率?
    發(fā)表于 09-11 14:24

    SystemVerilog 3.1a語言參考手冊

    本參考手冊詳細(xì)描述了Accellera為使用Verilog硬件描述語言在更高的抽象層次上進(jìn)行系統(tǒng)的建模和驗(yàn)證所作的擴(kuò)展。這些擴(kuò)展將Verilog語言推向了系統(tǒng)級空間和驗(yàn)證級空間。SystemVerilog
    發(fā)表于 07-22 12:14 ?188次下載

    SystemVerilog設(shè)計(jì)語言

    SystemVerilog 是過去10年來多方面技術(shù)發(fā)展和實(shí)際試驗(yàn)的結(jié)晶,包括硬件描述語言(HDL)、硬件驗(yàn)證語言(HVL)、SystemC、Superlog和屬性規(guī)范語言。它們都從技
    發(fā)表于 09-07 09:55 ?1198次閱讀

    基于SystemVerilog語言的驗(yàn)證方法學(xué)介紹

    文章主要介紹《VMM for SystemVerilog》一書描述的如何利用SystemVerilog語言,采用驗(yàn)證方法學(xué)以及驗(yàn)證庫開發(fā)出先進(jìn)驗(yàn)證環(huán)境。文章分為四部分,第一部分概述了用Syst
    發(fā)表于 05-09 15:22 ?52次下載
    基于<b class='flag-5'>SystemVerilog</b><b class='flag-5'>語言</b>的驗(yàn)證方法學(xué)介紹

    現(xiàn)代交互技術(shù)下的兒童語言表達(dá)訓(xùn)練方法

    現(xiàn)代交互技術(shù)下的兒童語言表達(dá)訓(xùn)練方法
    發(fā)表于 06-27 11:27 ?3次下載

    SystemVerilog語言介紹匯總

    作者:limanjihe ?https://blog.csdn.net/limanjihe/article/details/83005713 SystemVerilog是一種硬件描述和驗(yàn)證語言
    的頭像 發(fā)表于 10-11 10:35 ?2455次閱讀

    IEEE SystemVerilog標(biāo)準(zhǔn):統(tǒng)一的硬件設(shè)計(jì)規(guī)范和驗(yàn)證語言

    IEEE SystemVerilog標(biāo)準(zhǔn):統(tǒng)一的硬件設(shè)計(jì)規(guī)范和驗(yàn)證語言
    發(fā)表于 08-25 15:52 ?1次下載

    基于性別的暴力(GBV)的語言表達(dá)如何影響責(zé)任認(rèn)知

    不同的語言表達(dá)可以通過強(qiáng)調(diào)某些部分從不同的角度來概念化同一事件。該論文調(diào)查了一個(gè)具有社會(huì)后果的案例:基于性別的暴力(GBV)的語言表達(dá)如何影響責(zé)任認(rèn)知。
    的頭像 發(fā)表于 11-12 10:28 ?1638次閱讀

    SystemVerilog語言中的Upcasting和Downcasting概念解析

    要想理解清楚SystemVerilog語言中的Upcasting和Downcasting概念,最好的方式從內(nèi)存分配的角度理解。
    的頭像 發(fā)表于 11-24 09:58 ?1571次閱讀

    FPGA學(xué)習(xí)-SystemVerilog語言簡介

    SystemVerilog是一種硬件描述和驗(yàn)證語言(HDVL),它基于IEEE1364-2001 Verilog硬件描述語言(HDL),并對其進(jìn)行了擴(kuò)展,包括擴(kuò)充了 C語言 數(shù)據(jù)類型、
    的頭像 發(fā)表于 12-08 10:35 ?2257次閱讀

    在實(shí)際設(shè)計(jì)中BSV表現(xiàn)如何

    ? Bluespec SystemVerilog (BSV) 是由Arvind 開發(fā)的 Bluespec 語言,這是一種高級功能 硬件 描述
    的頭像 發(fā)表于 06-27 10:44 ?1361次閱讀
    在實(shí)際設(shè)計(jì)中<b class='flag-5'>BSV</b><b class='flag-5'>表現(xiàn)</b>如何