業(yè)界經(jīng)常流行這么一句話：“有兩種設(shè)計師，一種是已經(jīng)遇到了信號完整性問題，另一種是即將遇到信號完整性問題”。固態(tài)硬盤作為一種高集成度的高時鐘頻率的硬件設(shè)備，信號完整性的重要性不言而喻。借著這句話本文主要跟大家聊下信號完整性的一些基本內(nèi)容。

什么是信號完整性?通俗來講，信號在互連線的傳輸過程中，會受到互連線等因素的相互作用而使得信號發(fā)生波形畸變的一種現(xiàn)象，這時可以說信號在傳輸中被破壞了，變得“不完整”。信號完整性沒有一個唯一的規(guī)范定義，從廣義上講，指的是信號在高速產(chǎn)品中由互連線引起的所有問題。

高速數(shù)字系統(tǒng)中，信號完整性起著重要作用。如果信號完整性有問題，可能會造成電路無法正常工作。影響信號完整性的關(guān)鍵電氣特性就是互連線的阻抗，它是解決信號完整性的方法核心。

1. 阻抗

電路中電流所起的阻礙作用叫做阻抗。阻抗單位為歐姆，常用Z表示，表達(dá)式是復(fù)數(shù):

其中實(shí)部為電阻和虛部表示電抗(容抗和感抗)。為什么用復(fù)數(shù)?電阻代表對信號幅值的衰減，電抗代表對信號相位的改變。以下分別為電阻，電容，電感部分的阻抗：

1.1特性電阻

特性電阻是與傳輸線相關(guān)的概念，信號在傳輸線上的實(shí)際傳輸過程中，會受到傳輸線上寄生參數(shù)(如寄生電感、寄生電阻、寄生電容)的影響，特性阻抗就是綜合傳輸線場景下跟這些寄生參數(shù)合成的阻抗。

用下圖模型來表示單位長度的傳輸線：

此模型下的阻抗表達(dá)式為：

在實(shí)際的PCB應(yīng)用中傳輸線的電阻部分，可以忽略不計，即上式中的R和G為0，PCB傳輸線特性阻抗的一般表達(dá)式：

L是單位長度傳輸線的固有電感，C是單位長度傳輸線的固有電容

傳輸線阻抗在PCB行業(yè)通常將傳輸線的特性阻抗簡稱阻抗。

1.2阻抗匹配

信號在傳輸線上傳輸過程中會受到傳輸線的阻抗，任何阻抗的突變都會引起信號的反射和失真，過度的反射和失真會引發(fā)信號完整性問題。阻抗匹配是指信號源或者傳輸線跟負(fù)載之間達(dá)到一種適合的搭配。所以說，阻抗匹配對于一個高速數(shù)字系統(tǒng)是十分重要的。阻抗匹配主要有兩點(diǎn)作用，一是調(diào)整負(fù)載功率，一是抑制信號反射。

可以用水在管道流動來類比信號在傳輸線上傳輸，管道粗細(xì)不一致會導(dǎo)致在關(guān)節(jié)處損失水流的動能，同樣的，傳輸線阻抗不匹配會造成電路能量嚴(yán)重浪費(fèi)。

2. 反射

在上文中提到了因阻抗不匹配而引起信號反射，為了解釋信號反射我們可以用光在不同介質(zhì)中傳播來形象的介紹，光從空氣射向水面或者玻璃時，有一部分光被反射，另一部分光會折射進(jìn)入另一種介質(zhì)，如下圖：

同樣的，信號也一樣，如果傳輸線的阻抗不一致，在阻抗跳變的地方，一部分能量繼續(xù)傳輸，一部分能量會被反射回去，如下圖:

反射系數(shù)的表達(dá)式為：

反射會造成信號出現(xiàn)過沖(Overshoot)、振鈴(Ringing)、邊沿遲緩(回勾現(xiàn)象)。過沖是振鈴的欠阻尼狀態(tài)，邊沿遲緩是振鈴的過阻尼狀態(tài)。下圖為信號反射的三種表現(xiàn)形式：

2.1過沖和下沖

過沖指的是第一個峰值或谷值超過設(shè)定電壓值，下沖是指下一個谷值或峰值，對于上升沿來說,過沖是指最高電壓;對于下降沿來說,過沖是指最低電壓。如下圖所示：

過沖嚴(yán)重時會引起保護(hù)二極管工作，導(dǎo)致過早的失效，嚴(yán)重時還會損壞器件。而過分的下沖，能夠引起假的時鐘或數(shù)據(jù)的錯誤，這樣可能會給器件帶來潛在的累積性傷害，縮短其工作壽命，從而影響產(chǎn)品的長期穩(wěn)定性。一般信號的發(fā)送端的阻抗較低，信號接收端的阻抗較高，如果發(fā)送端的與接收端的阻抗不匹配，發(fā)送的信號會在發(fā)送端和接收端之間來回反射，從而導(dǎo)致信號的反射出現(xiàn)過沖和下沖。

解決過沖的一般方法是匹配，或叫端接( Termination)。匹配的中心思想是消滅信號路徑端點(diǎn)的阻抗突變。

下圖是沒有終端電阻和有終端電阻的波形圖對比：

2.2振鈴

上面小節(jié)介紹了過沖和下沖，如果過沖和下沖反復(fù)就會出現(xiàn)振鈴現(xiàn)象，過沖往往伴隨有振鈴,或者說,過沖是振鈴的一部分。振鈴產(chǎn)生的第一次峰值電壓,就是過沖。為什么要將過沖和振鈴分開來講，是因?yàn)樗麄兊奈：Σ煌?，振鈴除了具有過沖的危害之外還有它的波動可能會多次超過閾值判定電壓造成誤判，并且會急劇地增加功耗,影響器件壽命。下圖是振鈴產(chǎn)生的原因：

下面是振鈴的波形的表現(xiàn)形式：

振鈴現(xiàn)象的根本原因是由信號反射引起的，其本質(zhì)仍然是阻抗不匹配，所以減小或者消除振鈴的解決方式跟處理過沖和下沖無異，必須要進(jìn)行阻抗匹配端接。

在實(shí)際的應(yīng)用場景中，會遇到多種信號完整性問題，典型問題有如下幾種：反射、串?dāng)_，電源/地噪，時序等。其中，發(fā)射和串?dāng)_是引起信號完整性問題的兩大主要原因。

3. 串?dāng)_

在上面我們介紹了信號反射是因?yàn)閭鬏斁€的阻抗突變導(dǎo)致的，而串?dāng)_是信號線間互感和互容引起的噪聲，是由同一PCB板上的兩條信號線與地平面引起的，原理是在高頻時PCB上的任何兩個器件或?qū)Ь€之間都存在互容和互感，當(dāng)一個器件或一條信號線上的信號發(fā)生變化時，其變化會通過互容和互感耦合到其他器件或信號線，即串?dāng)_耦合。當(dāng)耦合信號或串?dāng)_信號足夠大時，接收串?dāng)_信號的信號線上就會出現(xiàn)信號完整性問題。

一個信號受到干擾信號的串?dāng)_影響會發(fā)生變形，讓其眼圖閉合，在工程中我們希望能夠盡量張開的眼圖，因?yàn)檫@樣才能有足夠的余量保證無誤的傳輸數(shù)據(jù)，相反的，如果眼圖閉合會使得余量變得很小而出現(xiàn)結(jié)果錯誤。

引起串?dāng)_的原因有很多，例如PCB布線的長度、間距、層疊、參考地平面的狀況、端接方式、驅(qū)動/接受端的電電氣特性等因素。解決方式也主要針對上面提到的這些因素來處理。

4. 信號完整性問題解決方法

在介紹如何解決信號完整性問題前首先回顧下引起信號完整性的因素，基本因素就是阻抗不匹配，然后是串?dāng)_，電源完整性，時序等。在實(shí)際的信號完整性分析中，需要對引發(fā)信號完整性的根源進(jìn)行描述，例如：

a.信號上升沿過短

b.阻抗匹配不合理

c.PCB結(jié)構(gòu)設(shè)計不合理

d.電源完整問題

以下簡單匯總了常見的信號完整性問題，并列出了引起問題的原因和相應(yīng)的解決方法：

審核編輯：湯梓紅