時(shí)序分析基本概念介紹<spice deck>
今天我們要介紹的時(shí)序分析概念是 spice deck 。平時(shí)用得可能比較少，是PT產(chǎn)生的一個(gè)spice信息文件，可以用來(lái)和HSPICE做correlation。我們平時(shí)使用PT做得是gate level的時(shí)序分析，如果想做transistor level的時(shí)序分析，那可以采用HSPICE做電路仿真。
但是，如果要完全仿真整個(gè)網(wǎng)表是不大現(xiàn)實(shí)的，因?yàn)橐?guī)模太大，速度難以接受。在PT里面，提供了一種方法，可以采用write_spice_deck命令來(lái)產(chǎn)生某一條timing path的spice網(wǎng)表文件，里面包含該條timing path上的resistors， capacitors信息。這對(duì)表征新工藝庫(kù)的準(zhǔn)確性是很有幫助的。如下圖所示：
使用方法
write_spice_deck
pt_shell> write_spice_deck
-header header.spi \\ spice model信息文件
-output testcase.spi \\
-sub_circuit_file ./subckt.spi \\ spice subcircuit信息文件
[get_timing_paths -from A2 -to buf5/A] timing path
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
仿真器
+關(guān)注
關(guān)注
14文章
1019瀏覽量
83950 -
時(shí)序分析
+關(guān)注
關(guān)注
2文章
127瀏覽量
22618 -
SPICE仿真
+關(guān)注
關(guān)注
1文章
27瀏覽量
6452 -
時(shí)序分析器
+關(guān)注
關(guān)注
0文章
24瀏覽量
5294
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
時(shí)序分析概念之spice deck介紹
平時(shí)用得可能比較少，是PT產(chǎn)生的一個(gè)spice信息文件，可以用來(lái)和HSPICE做correlation。我們平時(shí)使用PT做得是gate level的時(shí)序分析，如果想做transistor level的
介紹時(shí)序分析的基本概念lookup table
今天要介紹的時(shí)序分析基本概念是lookup table。中文全稱時(shí)序查找表。
時(shí)序分析基本概念介紹&lt;Operating Condition&gt;
今天我們要介紹的時(shí)序分析概念是 **Operating Condition** 。也就是我們經(jīng)常說(shuō)的PVT環(huán)境，分別代表fabrication process variations（工
時(shí)序分析基本概念介紹&lt;Latency&gt;
今天要介紹的時(shí)序分析基本概念是Latency, 時(shí)鐘傳播延遲。主要指從Clock源到時(shí)序組件Clock輸入端的延遲時(shí)間。
介紹時(shí)序分析基本概念MMMC
今天我們要介紹的時(shí)序分析基本概念是MMMC分析(MCMM)。全稱是multi-mode, multi-corner, 多模式多端角
時(shí)序分析Slew/Transition基本概念介紹
今天要介紹的時(shí)序分析基本概念是Slew，信號(hào)轉(zhuǎn)換時(shí)間，也被稱為transition time。
時(shí)序分析基本概念介紹&lt;generate clock&gt;
今天我們要介紹的時(shí)序分析概念是generate clock。中文名為生成時(shí)鐘。generate clock定義在sdc中，是一個(gè)重要的時(shí)鐘概念
時(shí)序分析基本概念介紹&lt;Critical Path&gt;
今天我們要介紹的時(shí)序分析概念是Critical Path。全稱是關(guān)鍵路徑。
時(shí)序分析基本概念介紹&lt;wire load model&gt;
今天我們要介紹的時(shí)序分析基本概念是wire load model. 中文名稱是線負(fù)載模型。是綜合階段用于估算互連線電阻電容的模型。
時(shí)序分析基本概念介紹&lt;Virtual Clock&gt;
今天我們介紹的時(shí)序分析基本概念是Virtual Clock，中文名稱是虛擬時(shí)鐘。
時(shí)序分析基本概念介紹&lt;Uncertainty&gt;
今天我們要介紹的時(shí)序分析命令是uncertainty，簡(jiǎn)稱時(shí)鐘不確定性。
時(shí)序分析基本概念介紹&lt;ILM&gt;
今天我們要介紹的時(shí)序分析基本概念是ILM， 全稱Interface Logic Model。是一種block的結(jié)構(gòu)模型。
時(shí)序分析基本概念介紹&lt;Combinational logic&gt;
今天我們要介紹的時(shí)序分析概念是Combinational logic. 中文名組合邏輯單元。這是邏輯單元的基本組成器件。
工商網(wǎng)監(jiān)
評(píng)論