配置組電壓選擇(CFGBVS)引腳必須設(shè)置為高電平或低電平，以確定I/O電壓支持的引腳在bank0，以及多功能引腳在bank14和15在配置時(shí)使用。CFGBVS是一個(gè)邏輯輸入，VCCO_0和GND之間的引腳引用。當(dāng)CFGBVS引腳為高(例如，連接VCCO_0提供3.3V或2.5V)，在bank0上的配置和JTAG I/O支持在配置期間和配置后，在3.3V或2.5V下運(yùn)行。

當(dāng)CFGBVS引腳為L(zhǎng)ow時(shí)(例如，連接到GND)，bank0的I/O支持1.8V或1.5V運(yùn)行。

在1.2V時(shí)不支持配置。

CFGBVS引腳設(shè)置決定I/O電壓支持bank0在任何時(shí)候，和配置中的bank14和bank15。VCCO為每個(gè)配置組提供，如果在配置過程中使用CFGBVS，必須匹配CFGBVS的選擇，如果CFGBVS與VCCO_0綁定，電壓選擇為2.5V或3.3V，若CFGBVS與GND綁定，則為1.8V或1.5V。

關(guān)于FPGA的配置模式。

注意：無論如何，在VCCO_0電壓級(jí)別的bank0中始終支持JTAG接口配置模式。

設(shè)置CFGBVS引腳支持所需的配置I/O電壓。（僅支持Spartan-7、Artix-7和Kintex-7 FPGA配置模式）見下表：

下圖所演示的為米聯(lián)客MA703核心板中，CFGBVS接入3.3V后bank0和bank14、15可接入的電壓，由于使用的是QSPI FLASH BANK14必須和BANK0是相同電壓，這里設(shè)置的是3.3V。

審核編輯：湯梓紅