欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

在Vivado中利用Report QoR Suggestions提升QoR

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 2023-07-19 10:38 ? 次閱讀

簡(jiǎn)介:

許多 FPGA 設(shè)計(jì)都難以達(dá)成所期望的性能目標(biāo)。原因不盡相同,以下列出其中部分可能的原因:

未遵循 UltraFast 設(shè)計(jì)方法

時(shí)序約束不良

過高資源利用率

控制集過多

未采用最優(yōu)化時(shí)鐘設(shè)置

邏輯層次過多,難以達(dá)成目標(biāo)性能

布局規(guī)劃不良

布線擁塞

因約束導(dǎo)致工具優(yōu)化受限

以下內(nèi)容將講解如何輕松發(fā)現(xiàn)并快速修復(fù)這些問題。

Report QoR Suggestions

Report QoR Suggestions (RQS) 可識(shí)別設(shè)計(jì)問題,并提供工具開關(guān)和可影響工具行為的設(shè)計(jì)單元屬性的解決方案,即便在無法自動(dòng)執(zhí)行解決方案的情況下也可提供文本修改建議。

早在 Vivado 2019.1 中,RQS 就已經(jīng)開始輸出建議對(duì)象文件。這使我們可以對(duì)建議進(jìn)行跟蹤、自動(dòng)完成其實(shí)現(xiàn)、改進(jìn)每一項(xiàng)建議的驗(yàn)證工作并提供更復(fù)雜的建議。在此過程中新的命令和一些流程修改應(yīng)運(yùn)而生,如下所述:

f1776a1c-255a-11ee-962d-dac502259ad0.png

“report_qor_suggestions”命令將生成新建議并提供現(xiàn)有建議的相關(guān)報(bào)告。如圖所示,此命令可在實(shí)現(xiàn)過程的任意階段完成后運(yùn)行。

審核建議完成后,將使用“write_qor_suggestions”寫出一個(gè)包含所選建議的 RQS 文件。期間,建議的狀態(tài)將自動(dòng)被設(shè)置為 ENABLED(大寫表示它屬于建議對(duì)象的屬性)。

通常下一步就是將此 RQS 文件應(yīng)用到“建議運(yùn)行 (Suggestion Run)”流程中,可以在 synth_design 或 opt_design 之前讀入。在此流程中,處于“自動(dòng) (AUTOMATIC)”狀態(tài)的建議經(jīng) APPLICABLE_FOR 階段后即可被應(yīng)用。

要使 AUTOMATIC 建議狀態(tài)變更為 APPLIED,應(yīng)在“建議運(yùn)行”中調(diào)用 APPLICABLE_FOR 階段的同時(shí)將其設(shè)置為 ENABLED。下圖顯示了流經(jīng) APPLICABLE_FOR 階段的建議的處理過程:

f1bd80f6-255a-11ee-962d-dac502259ad0.png

在“建議運(yùn)行”流程中,用戶可以再次調(diào)用“report_qor_suggestions”。這整個(gè)流程是可重復(fù)的,通過將來自前一輪運(yùn)行的建議與當(dāng)前輪次的建議累積起來即可組成單個(gè)文件并饋送到最新一輪的建議運(yùn)行中。

如果有部分建議不符合您的期望,那么您可以使用以下命令來對(duì)寫入文件的建議加以過濾:

f1f7e5a2-255a-11ee-962d-dac502259ad0.png

如果在此流程中多次運(yùn)行“report_qor_suggestions”,并在流程的不同階段生成相同的建議,那么 RQS 將自動(dòng)對(duì)重復(fù)的建議進(jìn)行管理。

出現(xiàn)的建議可能會(huì)重復(fù)。例如,通過運(yùn)行綜合或“opt_design”建議可得到相同的結(jié)果。在此情況下,RQS 僅允許將其中一項(xiàng)建議設(shè)置為 APPLIED,并且傾向于采用綜合建議。

此外,編寫 checkpoint 時(shí),建議的當(dāng)前狀態(tài)將存儲(chǔ)在 checkpoint 中。因此,只要建議已被讀取,即可寫出 checkpoint,而重新打開 checkpoint 時(shí),則無需重新讀取建議。

案例分析示例:

以下是針對(duì)此具體設(shè)計(jì)示例執(zhí)行“place_design”之后出現(xiàn)的建議列表。

f20fd64e-255a-11ee-962d-dac502259ad0.png

建議名稱

首先請(qǐng)注意名稱。第一項(xiàng)建議的名稱 (NAME) 為 RQS_XDC-1-1。NAME 用于指示建議的類別。這項(xiàng)建議來自于 XDC 類別??偣灿?6 個(gè)類別:

利用率 (Utilization)

XDC

時(shí)鐘設(shè)置 (Clocking)

擁塞 (Congestion)

時(shí)序 (Timing)

策略 (Strategy)

根據(jù)經(jīng)驗(yàn),影響利用率、XDC 和時(shí)鐘設(shè)置的建議應(yīng)在設(shè)計(jì)周期內(nèi)盡早解決,如下圖所示:

f2633032-255a-11ee-962d-dac502259ad0.png

這些建議通常會(huì)對(duì)大量路徑產(chǎn)生影響,并且還能降低設(shè)計(jì)收斂流程后期的擁塞和時(shí)序問題的嚴(yán)重程度。解決時(shí)序和擁塞問題的建議與解決時(shí)鐘設(shè)置、利用率和 XDC 問題的建議總是一并應(yīng)用,無法拆分,但前兩類建議可能導(dǎo)致利用率增高,并且時(shí)鐘設(shè)置修復(fù)后可能就不再需要。

有鑒于此,通常在根據(jù) AMD UltraFast 方法建議調(diào)整時(shí)序和 XDC 之前,不建議嘗試解決時(shí)序問題或擁塞問題。

時(shí)序和擁塞問題主要出現(xiàn)在特定模塊或特定時(shí)序路徑上。

擁塞僅出現(xiàn)在布局之后,并且在布線后準(zhǔn)確性可有所提升。

通常僅在 RQS 發(fā)現(xiàn)時(shí)序路徑違例的路徑上才會(huì)報(bào)告時(shí)序建議。默認(rèn)情況下,RQS 可在每個(gè)時(shí)鐘組中發(fā)現(xiàn) 100 條時(shí)鐘路徑。如果有的路徑有時(shí)序問題但未出現(xiàn)在這 100 條路徑中,那么 RQS 將不會(huì)提供有關(guān)這些路徑的建議。要增加路徑數(shù)量,請(qǐng)運(yùn)行以下命令: report_qor_suggestions -max_paths <大于 100 的值>

自動(dòng)建議

接下來請(qǐng)看上圖表中的最后一條建議 RQS_CLOCK-1-1。在該表格中可以看到這是一項(xiàng) AUTOMATIC 建議。此建議將對(duì) BUFG 驅(qū)動(dòng)的網(wǎng)絡(luò)應(yīng)用 CLOCK_DELAY_GROUP 屬性。

倒數(shù)第二條建議 RQS_CLOCK-2-1 為手動(dòng) (AUTOMATIC = 0) 建議。它建議更改時(shí)鐘設(shè)置拓?fù)浣Y(jié)構(gòu),通過將 BUFGCE + MMCM 除法器更換為含內(nèi)置除法器的 BUFGCE_DIV 來進(jìn)一步優(yōu)化此拓?fù)浣Y(jié)構(gòu)。Vivado 無法自動(dòng)交換這些Buffer,因此需要用戶手動(dòng)執(zhí)行 RTL 編輯。

顧名思義,AUTOMATIC 建議簡(jiǎn)單易用,而手動(dòng)建議則更為復(fù)雜。以下顯示了自動(dòng)建議和手動(dòng)建議所需的不同方法。

自動(dòng)

將屬性應(yīng)用于對(duì)象

將開關(guān)應(yīng)用于命令

對(duì)約束稍作修改

手動(dòng)

需要執(zhí)行 RTL 設(shè)計(jì)編輯

需要更新約束

需要更多用戶分析

總之,接近 80% 的建議為自動(dòng)建議。鑒于手動(dòng)建議所需工作量更大,因此可以考慮先跳過部分手動(dòng)時(shí)鐘設(shè)置 (CLOCKING) 或利用率 (UTILIZATION) 建議,直接嘗試自動(dòng) (AUTOMATIC) 擁塞建議。但要實(shí)現(xiàn)最佳 QoR,必須先解決這些問題。

QoR 增益:

以下顯示的是 30 個(gè)設(shè)計(jì)使用如下條件后所得結(jié)果:

“place_design”Explore 指令

不含建議的“參考運(yùn)行 (Reference Run)”與相同流程的“建議運(yùn)行 (Suggestion Run)”對(duì)比結(jié)果:

“place_design”生成的時(shí)鐘設(shè)置建議

“route_design”生成的所有其他建議

僅對(duì)自動(dòng) (AUTOMATIC) 建議進(jìn)行比較

QoR 增益通過兩種方式來測(cè)量:

通過觀察 WNS 的絕對(duì)提升量(易于理解的指標(biāo))。

觀察建議運(yùn)行相比參考運(yùn)行中所有失敗的時(shí)鐘的幾何平均增益(更可靠的 QoR 增益指標(biāo))。

以下示例來自于先前表格對(duì)應(yīng)的設(shè)計(jì):

f27b494c-255a-11ee-962d-dac502259ad0.png

藍(lán)色高度表示“參考運(yùn)行”,橙色高度表示“建議運(yùn)行”的新 WNS??梢钥吹剑琑QS 對(duì)設(shè)計(jì)的 WNS 的提升效果顯著。全部 30 項(xiàng)設(shè)計(jì)的平均 WNS 增益達(dá) 0.648 ns。

f29430ec-255a-11ee-962d-dac502259ad0.png

此圖顯示了一種更為完善的測(cè)量措施。它通過觀察所有運(yùn)行失敗的時(shí)鐘來計(jì)算幾何平均數(shù)的提升百分比 (%)。此方法可以平滑掉單一時(shí)鐘出現(xiàn)重大錯(cuò)誤蓋過其他多個(gè)時(shí)鐘出現(xiàn)時(shí)序設(shè)置故障的數(shù)值。

這些設(shè)計(jì)中的幾何平均值的平均增益為 12.1%。

當(dāng)然其中有特別突出的增益。在排名前 4 的設(shè)計(jì)中,QoR 平均提升 34.7%。

通過對(duì)增益進(jìn)行分析可以發(fā)現(xiàn):

存在對(duì)少量路徑產(chǎn)生重大影響的單一特定問題時(shí),QoR 增益超過 20%。解決此類問題易如反掌。

解決時(shí)鐘設(shè)置問題時(shí),QoR 增益超過 10%。

解決通常接近設(shè)計(jì)收斂周期末尾的個(gè)別時(shí)序路徑中的問題所得到的增益較少。

簡(jiǎn)單問題全部解決后,再要繼續(xù)提升增益就不那么容易了。這段解析展示了 RQS 在整個(gè)設(shè)計(jì)周期內(nèi)產(chǎn)生的影響,應(yīng)在完成設(shè)計(jì)中的重大修改后再運(yùn)行。

除了此處展示的數(shù)字之外,并沒有其他簡(jiǎn)單方法可用來測(cè)量手動(dòng)建議所實(shí)現(xiàn)的增益,因此執(zhí)行手動(dòng)修改后,用戶所能實(shí)現(xiàn)的 QoR 增益甚至可能超過此處所示的數(shù)字。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21801

    瀏覽量

    606355
  • FPGA設(shè)計(jì)
    +關(guān)注

    關(guān)注

    9

    文章

    428

    瀏覽量

    26642
  • REPORT
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    9844
  • 時(shí)序約束
    +關(guān)注

    關(guān)注

    1

    文章

    115

    瀏覽量

    13462
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    815

    瀏覽量

    66921

原文標(biāo)題:開發(fā)者分享|在 Vivado 中利用 Report QoR Suggestions 提升 QoR

文章出處:【微信號(hào):gh_2d1c7e2d540e,微信公眾號(hào):XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    如何在實(shí)現(xiàn)流程中將RQA與RQS結(jié)合使用的設(shè)計(jì)示例

    通過之前的博文,我們已經(jīng)學(xué)會(huì)了如何使用 Report QoR Assessment (RQA) 和 Report QoR Suggestions
    的頭像 發(fā)表于 09-29 11:11 ?4098次閱讀
    如何在實(shí)現(xiàn)流程中將RQA與RQS結(jié)合使用的設(shè)計(jì)示例

    【設(shè)計(jì)技巧】FPGA設(shè)計(jì),時(shí)序就是全部

    最終的時(shí)序收斂綜合、擺放和路由之后能夠報(bào)告總體的時(shí)序信息。例如,Synplify軟件允許你使用TCL命令(report_timing)報(bào)告設(shè)計(jì)的具體部分。為了進(jìn)一步提高時(shí)序QoR,我們建議你關(guān)聯(lián)綜合之后和P&R之后的時(shí)序結(jié)果,
    發(fā)表于 08-11 08:30

    【資料】FPGA原廠不會(huì)告訴你的秘密

    `驗(yàn)證是所有廠家流程中最薄弱的環(huán)節(jié),仿真中找到的錯(cuò)誤63%都能在編碼的時(shí)候糾正!(教你如何前期偵查結(jié)構(gòu)問題、提升QoR)`
    發(fā)表于 03-31 11:15

    FPGA設(shè)計(jì)時(shí)序就是全部

    的時(shí)序收斂綜合、擺放和路由之后能夠報(bào)告總體的時(shí)序信息。例如,Synplify軟件允許你使用TCL命令(report_timing)報(bào)告設(shè)計(jì)的具體部分。為了進(jìn)一步提高時(shí)序QoR,我們建議你關(guān)聯(lián)綜合之后
    發(fā)表于 05-18 15:55

    Vivado的靜態(tài)時(shí)序分析工具Timing Report的使用與規(guī)范

    《XDC約束技巧》系列討論了XDC約束的設(shè)置方法、約束思路和一些容易混淆的地方。我們提到過約束是為了設(shè)計(jì)服務(wù),寫入Vivado的XDC實(shí)際上就是用戶設(shè)定的目標(biāo) ,Vivado對(duì)FP
    發(fā)表于 11-17 18:03 ?3.7w次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>中</b>的靜態(tài)時(shí)序分析工具Timing <b class='flag-5'>Report</b>的使用與規(guī)范

    TclVivado的基礎(chǔ)應(yīng)用

    Vivado使用技巧的最大障礙,以至于兩年多后的今天,仍有很多用戶缺乏升級(jí)到Vivado的信心。本文介紹了TclVivado的基礎(chǔ)應(yīng)用,
    發(fā)表于 11-18 03:52 ?4989次閱讀
    Tcl<b class='flag-5'>在</b><b class='flag-5'>Vivado</b><b class='flag-5'>中</b>的基礎(chǔ)應(yīng)用

    Vivado 2018.3 report_qor_suggestions怎么用

    Constraint Set里(Vivado支持.tcl文件作為約束文件,添加時(shí)將文件類型切換為.tcl即可,如圖6所示)。
    的頭像 發(fā)表于 01-15 16:48 ?5810次閱讀
    <b class='flag-5'>Vivado</b> 2018.3 <b class='flag-5'>report_qor_suggestions</b>怎么用

    Report QoR Suggestions助力解決Vivado設(shè)計(jì)問題

    Report QoR Suggestions (RQS) 可識(shí)別設(shè)計(jì)問題,并提供工具開關(guān)和可影響工具行為的設(shè)計(jì)單元屬性的解決方案,即便在無法自動(dòng)執(zhí)行解決方案的情況下也可提供文本修改建議。
    的頭像 發(fā)表于 01-24 17:27 ?3091次閱讀
    <b class='flag-5'>Report</b> <b class='flag-5'>QoR</b> <b class='flag-5'>Suggestions</b>助力解決<b class='flag-5'>Vivado</b>設(shè)計(jì)問題

    解決方法論問題可提升實(shí)現(xiàn)的一致性

    您還可在 Report QOR Assessment 查看 Report Methodology 的精簡(jiǎn)版本。RQA 報(bào)告將詳列影響 QoR
    的頭像 發(fā)表于 06-28 10:47 ?2400次閱讀
    解決方法論問題可<b class='flag-5'>提升</b>實(shí)現(xiàn)的一致性

    FPGA設(shè)計(jì):關(guān)于Report QoR Assessment 命令的使用

    Report QoR Assessment (RQA) 用于詳述您的設(shè)計(jì) QoR 目標(biāo)實(shí)現(xiàn)的可能性。如果此命令返回的結(jié)果與您的期望不符,那么本篇博文包含了有關(guān)您可采取的后續(xù)行動(dòng)的附加信息。本篇博文
    的頭像 發(fā)表于 09-29 13:49 ?3723次閱讀
     FPGA設(shè)計(jì):關(guān)于<b class='flag-5'>Report</b> <b class='flag-5'>QoR</b> Assessment 命令的使用

    賽靈思推出首個(gè)基于機(jī)器學(xué)習(xí)優(yōu)化算法 FPGA EDA 工具套件

    Vivado HLx 版本相比,Vivado ML 版將復(fù)雜設(shè)計(jì)的編譯時(shí)間縮短了 5 倍,同時(shí)還提供了突破性的平均達(dá) 10% 的結(jié)果質(zhì)量( QoR提升。 賽靈思軟件與 AI 解
    的頭像 發(fā)表于 06-24 11:42 ?2109次閱讀

    賽靈思Vivado ML版優(yōu)化應(yīng)用設(shè)計(jì)

    Vivado HLx 版本相比,Vivado ML 版將復(fù)雜設(shè)計(jì)的編譯時(shí)間縮短了 5 倍,同時(shí)還提供了突破性的平均達(dá) 10% 的結(jié)果質(zhì)量( QoR提升
    的頭像 發(fā)表于 07-02 16:40 ?2817次閱讀
    賽靈思<b class='flag-5'>Vivado</b> ML版優(yōu)化應(yīng)用設(shè)計(jì)

    不同操作系統(tǒng)間QoR性能存在差異

    本篇博文中的分析是根據(jù)真實(shí)客戶問題撰寫的,該客戶發(fā)現(xiàn)不同操作系統(tǒng)間 QoR 性能存在差異。雖然可以理解賽靈思無法保證不同操作系統(tǒng)間的可重復(fù)性,正如"賽靈思答復(fù)記錄 61599"中所述,但此處案例中出現(xiàn)的差異量級(jí)值得進(jìn)一步深入調(diào)查。
    的頭像 發(fā)表于 08-02 11:52 ?1174次閱讀
    不同操作系統(tǒng)間<b class='flag-5'>QoR</b>性能存在差異

    AMD XILINX全新推出了Vivado ML Editions 2022.2版

    智能設(shè)計(jì)運(yùn)行 (IDR) 是基本無需用戶干預(yù)的一鍵式時(shí)序收斂流程。 2022.2 版,我們首次為 Versal 器件提供 IDR 增強(qiáng)功能。使用 IDR 后,我們看到 Versal ACAP 設(shè)計(jì)的 QoR 平均提高 5%
    的頭像 發(fā)表于 11-03 11:29 ?3629次閱讀

    AMD Vivado Design Suite 2024.1全新推出

    AMD Vivado Design Suite 2024.1 可立即下載。最新版本支持全新 AMD MicroBlaze V 軟核處理器,并針對(duì) QoR 和 Dynamic Function
    的頭像 發(fā)表于 09-18 09:41 ?576次閱讀