ttl電路和cmos電路的區(qū)別

TTL （Transistor-Transistor Logic） 和 CMOS （Complementary Metal-Oxide Semiconductor） 是兩種常見的數(shù)字電路家族，它們在電路結(jié)構(gòu)和性能上有一些區(qū)別。

1. 電路結(jié)構(gòu)：

- TTL：TTL電路使用雙晶體管（BJT）作為主要的開關(guān)元件。TTL邏輯家族包括TTL、LS-TTL、HCT-TTL等各種變種。

- CMOS：CMOS電路使用場效應(yīng)晶體管（FET）作為主要的開關(guān)元件。CMOS邏輯家族包括CMOS、HC-CMOS、AC-CMOS等各種變種。

2. 功耗：

- TTL：TTL電路在開關(guān)過程中會有短暫的能量消耗，同時也導(dǎo)致一些功率損耗。

- CMOS：CMOS電路幾乎不消耗能量，只有在切換時瞬時消耗一些能量，因此功耗較低。

3. 噪聲容忍度：

- TTL：TTL電路對于噪聲比較敏感，較高的噪聲容忍度，使其在工業(yè)和高速應(yīng)用中更受歡迎。

- CMOS：CMOS電路具有較高的噪聲容忍度，適合在低功耗應(yīng)用和噪聲環(huán)境中使用。

4. 工作電壓：

- TTL：TTL電路通常使用較高的工作電壓，典型的5伏特（V）供電。

- CMOS：CMOS電路通常使用較低的工作電壓，典型的3.3伏特（V）或以下供電。

5. 速度：

- TTL：TTL電路具有較快的切換速度和短的延遲時間，適用于高速應(yīng)用。

- CMOS：CMOS電路的切換速度相對較慢，但在低功耗和高集成度應(yīng)用中有優(yōu)勢。

總體而言，TTL電路具有快速響應(yīng)、耐噪聲的特點，適用于需要高速和噪聲容忍度的應(yīng)用。而CMOS電路功耗低、噪聲容忍度高，適用于低功耗和高集成度的應(yīng)用。選擇使用哪種類型的電路，需要根據(jù)具體應(yīng)用的需求來決定。

TTL和CMOS輸出的電平判斷

TTL和CMOS輸出的電平判斷是不同的。

在TTL電路中，邏輯高電平（“1”）對應(yīng)于較高的電壓（一般為2.4V至5V），邏輯低電平（“0”）對應(yīng)于較低的電壓（一般為0V至0.4V）。當(dāng)輸入信號超過TTL門電平的一半時，門電路將被視為為邏輯高電平。例如，對于標(biāo)準(zhǔn)TTL（S-TTL）電路，當(dāng)輸入電壓超過0.8V時，門電路被視為邏輯高。

而在CMOS電路中，邏輯高電平（“1”）對應(yīng)于較高的電壓（一般為3V至5V），邏輯低電平（“0”）對應(yīng)于較低的電壓（一般為0V至0.5V）。當(dāng)輸入信號超過CMOS門電平的一半時，門電路將被視為邏輯高電平。例如，對于標(biāo)準(zhǔn)CMOS電路，當(dāng)輸入電壓超過1.5V時，門電路被視為邏輯高。

需要注意的是，具體的電平判斷取決于具體的電路家族和制造商，不同的規(guī)格和芯片可能會有微小差異。因此，在使用任何具體的TTL或CMOS芯片時，應(yīng)查閱其數(shù)據(jù)手冊以獲取準(zhǔn)確的輸入/輸出電平規(guī)格。

我們使用的大多數(shù)系統(tǒng)都依賴于 3.3V 或 5V TTL 電平。TTL 是晶體管-晶體管邏輯的縮寫。由雙極晶體管構(gòu)建的電路來實現(xiàn)切換和保持邏輯狀態(tài)。

對于任何邏輯系列，閾值電壓電平是必須要了解的一個點。以下是標(biāo)準(zhǔn) 5V TTL 電平的示例：

V OH ——TTL 設(shè)備將為高信號提供的最小輸出電壓電平。

V IH -- 被視為高電平的最小輸入電壓電平。

V OL -- 設(shè)備將為低信號提供的最大輸出電壓電平。

V IL——仍被視為低電平的最大輸入電壓電平。

從上圖中可以看到最小輸出高電壓（VOH）為2.7V。這意味驅(qū)動高電平設(shè)備的輸出電壓至少為2.7V。最小輸入高電壓 （V IH ） 為 2 V，意味著基本上2V以上的電壓都將作為邏輯1（高）讀入TTL設(shè)備。

應(yīng)該還可以注意到一個設(shè)備的輸出與另一個設(shè)備的輸入之間存在0.7V的緩沖，被稱為噪聲容限。

同樣，最大輸出低電壓 （V OL ） 為 0.4 V，發(fā)出邏輯0的設(shè)備將低于0.4V。最大輸入低電壓 （V IL ） 為 0.8 V，意味著低于0.8V的輸入信號在讀入設(shè)備都是邏輯0。

如果電壓介于 0.8 V 和 2 V 之間會怎樣？這個電壓范圍是不確定的，會導(dǎo)致無效狀態(tài)，通常稱為浮動。如果在設(shè)備上的輸出引腳在此范圍內(nèi)“浮動”，則無法確定信號會產(chǎn)生什么結(jié)果，可能會在高電平和低電平之間任意反彈。

TTL電路如何工作？

下面為標(biāo)準(zhǔn)TTL邏輯門的電路圖，正 NAND 門功能，如下圖所示。這種標(biāo)準(zhǔn)的TTL邏輯電路在某些情況下與二極管-晶體管邏輯（DTL）電路有關(guān)。

具有 2 輸入與非門的 TTL 電路

從上圖可以看出，T1是輸入三極管，在開關(guān)時間上有優(yōu)勢。晶體管 T2 是分相器，晶體管 T3 和 T4 提供圖騰柱輸出。該 TTL 電路具有極低的輸入阻抗、高扇出和更好的抗噪性，并且能夠進(jìn)行高電容驅(qū)動。

當(dāng)輸入 A 和 B 為高電平時，晶體管 T2 和 T3 導(dǎo)通并充當(dāng)共發(fā)射極放大器。晶體管 T4 和發(fā)射極處的二極管正向偏置，并且流過的電流量可以忽略不計。輸出為低電平，代表邏輯 0。

當(dāng)兩個輸入均為低電平時，二極管 D1 和 D2 正向偏置。由于 5V 的電源電壓 VCC，電流通過 D1 和 D2 以及電阻 R1 流向地面。R1 中的電源電壓下降，晶體管 T2 關(guān)斷，因為它沒有足夠的電壓來導(dǎo)通。因此，晶體管T4也因T2截止而截止。晶體管 T3 導(dǎo)通（高電平）并充當(dāng)射極跟隨器。輸出為高電平，代表邏輯 1。

當(dāng)輸入 A 和 B 中的任何一個為低電平時，二極管就會由于低輸入而正向偏置。整個操作與上述相同。因此，輸出為高電平（邏輯 1）。

編輯：黃飛