欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

3D DRAM時代即將到來,泛林集團(tuán)這樣構(gòu)想3D DRAM的未來架構(gòu)

半導(dǎo)體芯科技SiSC ? 來源:半導(dǎo)體芯科技SiSC ? 作者:半導(dǎo)體芯科技SiS ? 2023-08-08 14:24 ? 次閱讀

SEMulator3D將在半導(dǎo)體器件設(shè)計(jì)和制造中發(fā)揮重要作用

作者:泛林集團(tuán) Semiverse Solutions 部門 SEMulator3D?應(yīng)用工程總監(jiān)Benjamin Vincent

動態(tài)隨機(jī)存取存儲器 (DRAM) 是一種集成電路,目前廣泛應(yīng)用于需要低成本和高容量內(nèi)存的數(shù)字電子設(shè)備,如現(xiàn)代計(jì)算機(jī)、顯卡、便攜式設(shè)備和游戲機(jī)。

技術(shù)進(jìn)步驅(qū)動了DRAM的微縮,隨著技術(shù)在節(jié)點(diǎn)間迭代,芯片整體面積不斷縮小。DRAM也緊隨NAND的步伐,向三維發(fā)展,以提高單位面積的存儲單元數(shù)量。(NAND指“NOT AND”,意為進(jìn)行與非邏輯運(yùn)算的電路單元。)

l 這一趨勢有利于整個行業(yè)的發(fā)展,因?yàn)樗芡苿哟鎯ζ骷夹g(shù)的突破,而且每平方微米存儲單元數(shù)量的增加意味著生產(chǎn)成本的降低。

l DRAM技術(shù)的不斷微縮正推動向使用水平電容器堆疊的三維器件結(jié)構(gòu)的發(fā)展。

行業(yè)由2D DRAM發(fā)展到3D DRAM預(yù)計(jì)需要多長時間?以目前的技術(shù)能力來看,需要5到8年。與半導(dǎo)體行業(yè)的許多進(jìn)步一樣,下一階段始于計(jì)劃?;蛘哒f,在DRAM領(lǐng)域,下一階段始于架構(gòu)。

泛林集團(tuán)正在使用SEMulator3D?計(jì)算機(jī)仿真軟件構(gòu)想3D DRAM的架構(gòu),來探索DRAM的未來。SEMulator3D?計(jì)算機(jī)仿真軟件通常通過模擬實(shí)際晶圓制造的過程來虛擬加工半導(dǎo)體器件。以下是我們對3D DRAM架構(gòu)的設(shè)想,涉及六個方面:

l 微縮問題

l 堆疊挑戰(zhàn)

l 面積縮小

l 創(chuàng)新連接

l 通孔陣列

l 工藝要求

微縮問題

DRAM單元電路由一個晶體管和一個電容器組成。晶體管負(fù)責(zé)傳輸電流,使信息(位)能夠被寫入或讀取,而電容器則用于存儲位。

DRAM結(jié)構(gòu)由被稱為“位線(BL)”的導(dǎo)電材料/結(jié)構(gòu)組成,位線提供注入晶體管的載流子(電流)。晶體管就像一個閘門,可以打開(接通)或關(guān)閉(斷開),以保持或停止電流在器件內(nèi)的流動。這種柵極狀態(tài)由施加在被稱為“字線(WL)”的接觸導(dǎo)電結(jié)構(gòu)上的電壓偏置來定義。如果晶體管導(dǎo)通,電流將流過晶體管到達(dá)電容器,并存儲在電容器中。

電容器需要有較高的深寬比,這意味著它的高度遠(yuǎn)大于寬度。在一些早期的DRAM中,電容器的有源區(qū)被嵌入到硅襯底中。在最近幾代DRAM中,電容器則是在晶體管頂部進(jìn)行加工。

wKgaomTR34aAf0yiAADwanTB2Qs181.jpg

一個區(qū)域內(nèi)可存儲的位數(shù)或者說單位存儲單元的平均面積對微縮至關(guān)重要。目前(見上圖D1z),每個存儲單元的面積約為20.4E-4μm2。很快,通過增高電容器減小面積以提高位密度(即進(jìn)一步減小單位存儲單元面積)的方法將變得不可行,因?yàn)橛糜陔娙萜髦圃斓目涛g和沉積工藝無法處理極端(高)的深寬比。

上圖顯示,半導(dǎo)體行業(yè)預(yù)計(jì)能夠在單位存儲單元面積達(dá)到約10.4E-4μm2前(也就是大約5年后)維持2D DRAM架構(gòu)。之后,空間不足將成為問題,這很可能提升對垂直架構(gòu)也就是3D DRAM的需求。

堆疊挑戰(zhàn)

為了推進(jìn)DRAM微縮,很自然地需要將2D DRAM組件側(cè)放并堆疊起來。但這面臨幾個難題:

l 水平方向需要橫向刻蝕,但由于凹槽尺寸差異很大,橫向刻蝕非常困難。

l 在堆??涛g和填充工藝中需要使用不同的材料,這給制造帶來了困難。

l 連接不同3D組件時存在集成難題。

最后,為了讓這一方案更具競爭力,需要縮短電容器(Cap)的長度(電容器的長度不能和高度一樣)并進(jìn)行堆疊,以提升單位面積的存儲單元數(shù)量。

wKgZomTR34aAASP1AAJIiVyMDeo968.jpg

2D DRAM架構(gòu)垂直定向視圖(左圖)。將其翻轉(zhuǎn)并將結(jié)構(gòu)堆疊在一起(右圖)的做法不可行的主要原因是需要刻蝕橫向空腔,并將其以不同的橫向深度填充到硅有源區(qū)中。

wKgaomTR34eAWwf-AAKTQ3LaouY801.jpg

想象一下,上圖表示的結(jié)構(gòu)不變,將其順時針旋轉(zhuǎn)90度,結(jié)構(gòu)將處于自上而下的視圖中。在這個方向上,可以堆疊納米薄片。但同樣,這種情況下,原始設(shè)計(jì)顯示的區(qū)域非常密集,因此位線和電容器需要自上而下地進(jìn)行工藝處理,并且距離很近。要實(shí)現(xiàn)這種方向的堆疊 (3D),需要重新設(shè)計(jì)架構(gòu)。

重新構(gòu)想的架構(gòu)

我們的團(tuán)隊(duì)使用泛林集團(tuán)SEMulator3D進(jìn)行了幾處更改,在減小硅區(qū)域的同時為電容器的工藝處理提供更多空間,從而縮小納米薄片的面積。

wKgZomTR34eAEFY2AABnqkufK2Q635.jpg

wKgaomTR34iAfx7EAABhKnDcMRM152.jpg

wKgZomTR34mAKnknAADJ--Ud5Xg812.jpg

首先,我們將位線移到了納米薄片的另一側(cè),使電流通過晶體管柵極穿過整個納米薄片,這能夠從總體上增加電容器工藝處理的空間,并減小硅區(qū)域的面積。

其次,我們引入柵極全包圍晶體管,以進(jìn)一步縮小硅有源區(qū)。此外,我們還將曾經(jīng)又窄又高的電容器變得又短又寬。之所以能夠做到這一點(diǎn),是因?yàn)榘盐痪€移到架構(gòu)的中心,從而獲得了更多空間。

wKgaomTR34mASZu7AADe2swb_as109.jpg

最后,我們通過在位線接觸點(diǎn)兩側(cè)放置晶體管/電容器的方式增加每個位線接觸點(diǎn)的晶體管/電容器數(shù)量(沒有理由將每條位線的晶體管數(shù)量限制在兩個以內(nèi))。之后,就可以堆疊這種重新配置(如上圖自上而下的視圖所示)的納米薄片了。

wKgaomTR34qAPyeFAAFWjitX6UE910.jpg

堆疊3D DRAM的第一次迭代有28層高(上圖),將比現(xiàn)在的D1z高兩個節(jié)點(diǎn)(單位存儲單元面積約13E-4μm2)。當(dāng)然,層數(shù)越多,位數(shù)越多,密度也就越大。

創(chuàng)新連接

3D DRAM的新架構(gòu)只是一個開始。除了配置之外,還必須就金屬化和連接性做出改變。

我們在設(shè)計(jì)中提出了幾種新的方法來促使電流通過中央的位線堆疊,包括連接各層的水平MIM(金屬-絕緣層-金屬)電容器陣列,以及將柵極包裹在硅晶體管周圍(柵極全包圍)。其原理是,當(dāng)電流通過時,只有目標(biāo)位線(層)被激活。在被激活的層中,電流可以連接到正確的晶體管。

28層3D納米薄片的關(guān)鍵組件包括:

l 一疊柵極全包圍納米薄片硅晶體管

l 兩排晶體管之間的位線層

l 24 個垂直字線

l 位線層和晶體管之間、晶體管和電容器之間的互連

l 水平MIM(金屬-絕緣層-金屬)電容器陣列

wKgZomTR34uAV7SaAAGtYn2lr_c493.jpg

通孔陣列

為了避免3D NAND中使用的臺階式結(jié)構(gòu)的局限性,我們建議引入穿過硅堆棧層且可以在特定層停止(每層一個通孔)的通孔陣列結(jié)構(gòu),將接觸點(diǎn)置于存儲單元內(nèi)部。溝槽制作完成后,我們引入只存在于側(cè)墻的隔離層。

高溝槽用于引入刻蝕介質(zhì)以去除硅,然后在空溝槽中引入導(dǎo)電金屬。其結(jié)果是,頂部的每個方格(下面最后三張圖片中的淺綠色和紫色方框)只與下面的一層連接。

wKgaomTR34uALKT5AAG2xh49i5c936.jpg

wKgZomTR34yAI2c_AAGquEkV0lo342.jpg

位線接觸圖形化

工藝要求

這一虛擬工藝中涉及到的幾個模塊需要獨(dú)特且創(chuàng)新的工藝。迄今為止,對于此類路徑的探索,變量都是通過物理測試發(fā)現(xiàn)和完善的。使用Semulator3D,我們可以實(shí)現(xiàn)對這些參數(shù)的虛擬優(yōu)化調(diào)整。

我們的實(shí)驗(yàn)使工藝要求方面對規(guī)格的要求非常嚴(yán)格??涛g和沉積專家可能會對我們的模型要求感到震驚:例如,在我們的架構(gòu)中,需要刻蝕和填充關(guān)鍵尺寸為30nm、深度為2μm的溝槽。

3D DRAM是一種前沿設(shè)計(jì),要求采用從未見過或嘗試過的工藝和設(shè)計(jì),這是從概念走向原型的唯一途徑。我們可以進(jìn)一步推進(jìn)實(shí)驗(yàn),以了解不同晶圓之間的工藝差異。

未來趨勢

3D DRAM技術(shù)有望成為推動DRAM微縮的關(guān)鍵因素。單位存儲單元面積和電容器尺寸(長度)之間的適當(dāng)平衡需要通過各種工藝/設(shè)計(jì)優(yōu)化來確定,就如上述的這些方案。

通過虛擬加工新架構(gòu)設(shè)計(jì)的原型,測試不同存儲密度下的不同DRAM設(shè)計(jì)方案,并為可以幫助制造未經(jīng)測試器件技術(shù)的單位工藝提升規(guī)格要求,SEMulator3D可以在制造中發(fā)揮重要作用。

這項(xiàng)研究是未來技術(shù)評估的起點(diǎn),有助于確定詳細(xì)的工藝和設(shè)備規(guī)格要求、可制造性和良率分析,并因此助力工藝可用性和變異性、技術(shù)性能以及面積和成本方面的分析。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • DRAM
    +關(guān)注

    關(guān)注

    40

    文章

    2332

    瀏覽量

    183915
  • 泛林集團(tuán)
    +關(guān)注

    關(guān)注

    0

    文章

    58

    瀏覽量

    11843
收藏 人收藏

    評論

    相關(guān)推薦

    為了延長DRAM存儲器壽命 必須短時間內(nèi)采用3D DRAM

    為了要延長DRAM這種內(nèi)存的壽命,在短時間內(nèi)必須要采用3D DRAM解決方案。什么是3D超級DRAM (Super-
    發(fā)表于 03-17 09:42 ?3110次閱讀
    為了延長<b class='flag-5'>DRAM</b>存儲器壽命 必須短時間內(nèi)采用<b class='flag-5'>3D</b> <b class='flag-5'>DRAM</b>

    物理網(wǎng)時代即將到來

    物理網(wǎng)時代即將到來了,那對于物聯(lián)網(wǎng)來說,下面哪項(xiàng)才是最重要的呢?
    發(fā)表于 07-23 15:21

    我國即將建立3D標(biāo)準(zhǔn)體系

    我國即將建立3D標(biāo)準(zhǔn)體系 3D電影《阿凡達(dá)》帶動的3D熱尚未退去,今日英超聯(lián)賽即將3D直播的
    發(fā)表于 02-03 10:07 ?677次閱讀

    Sematech與合作伙伴聯(lián)手克服未來3D晶片技術(shù)挑戰(zhàn)

    美國半導(dǎo)體科技研發(fā)聯(lián)盟 Sematech 旗下的3D Enablement Center (3DEC)與美國半導(dǎo)體產(chǎn)業(yè)協(xié)會(SIA)、Semiconductor Research Corp. (SRC),日前共同定義出了wide I/O
    發(fā)表于 12-22 09:35 ?521次閱讀

    3D電視與3D電影的差別與未來

    3D電視和我們很熟悉的3D電影有什么差別呢,它的未來會怎樣,大范圍普及還有多遠(yuǎn)?
    發(fā)表于 07-17 16:17 ?3927次閱讀

    3D XPoint的原理解析 NAND和DRAM為什么拼不過它

    ; (2)成本只有DRAM的一半; (3)使用壽命是NAND的1000倍; (4)密度是傳統(tǒng)存儲的10倍; 而得益于這些優(yōu)勢,3D Xpoint能被廣泛應(yīng)用在游戲、媒體制作、基因組測序、金融服務(wù)交易和個體化治療等領(lǐng)域。以上只是
    發(fā)表于 04-19 14:09 ?5.1w次閱讀
    <b class='flag-5'>3D</b> XPoint的原理解析 NAND和<b class='flag-5'>DRAM</b>為什么拼不過它

    關(guān)于3D超級DRAM技術(shù)簡單剖析

    就算3D NAND的每位元成本與平面NAND相比較還不夠低,NAND快閃存儲已經(jīng)成功地由平面轉(zhuǎn)為3D,而DRAM還是維持2D架構(gòu);在此同時,
    發(fā)表于 10-28 10:17 ?5032次閱讀

    如何看待3D DRAM技術(shù)?

    3D NAND ‘Punch & Plug’ 方法現(xiàn)在已廣為人知,因此只要不使用任何新材料,使用此工藝的 DRAM 應(yīng)該能夠快速量產(chǎn)。
    發(fā)表于 05-31 11:41 ?642次閱讀

    三星電子在硅谷設(shè)立下一代3D DRAM研發(fā)實(shí)驗(yàn)室

    近日,三星電子宣布在硅谷設(shè)立下一代3D DRAM研發(fā)實(shí)驗(yàn)室,以加強(qiáng)其在存儲技術(shù)領(lǐng)域的領(lǐng)先地位。該實(shí)驗(yàn)室的成立將專注于開發(fā)具有更高性能和更低功耗的3D DRAM,以滿足不斷增長的數(shù)據(jù)存儲
    的頭像 發(fā)表于 01-31 11:42 ?847次閱讀

    三星2025年后將首家進(jìn)入3D DRAM內(nèi)存時代

    在Memcon 2024上,三星披露了兩款全新的3D DRAM內(nèi)存技術(shù)——垂直通道晶體管和堆棧DRAM。垂直通道晶體管通過降低器件面積占用,實(shí)現(xiàn)性能提升;
    的頭像 發(fā)表于 04-01 15:43 ?659次閱讀

    三星電子:2025年步入3D DRAM時代

    據(jù)分析師預(yù)測,DRAM行業(yè)將于2030年前縮減工藝至10nm以下,然而當(dāng)前的設(shè)計(jì)已無法在此基礎(chǔ)上進(jìn)行延伸,故而業(yè)內(nèi)開始尋求如3D DRAM等新型存儲器解決方案。
    的頭像 發(fā)表于 04-03 15:48 ?538次閱讀

    3D DRAM進(jìn)入量產(chǎn)倒計(jì)時,3D DRAM開發(fā)路線圖

    目前,各大內(nèi)存芯片廠商,以及全球知名半導(dǎo)體科研機(jī)構(gòu)都在進(jìn)行3D DRAM的研發(fā)工作,并且取得了不錯的進(jìn)展,距離成熟產(chǎn)品量產(chǎn)不遠(yuǎn)了。
    發(fā)表于 04-17 11:09 ?857次閱讀
    <b class='flag-5'>3D</b> <b class='flag-5'>DRAM</b>進(jìn)入量產(chǎn)倒計(jì)時,<b class='flag-5'>3D</b> <b class='flag-5'>DRAM</b>開發(fā)路線圖

    三星已成功開發(fā)16層3D DRAM芯片

    在近日舉行的IEEE IMW 2024活動上,三星DRAM部門的執(zhí)行副總裁Siwoo Lee宣布了一個重要里程碑:三星已與其他公司合作,成功研發(fā)出16層3D DRAM技術(shù)。同時,他透露,競爭對手美光也已將其
    的頭像 發(fā)表于 05-29 14:44 ?864次閱讀

    SK海力士五層堆疊的3D DRAM生產(chǎn)良率達(dá)到56.1%

    )提交了一份關(guān)于3D DRAM(三維動態(tài)隨機(jī)存取存儲器)的詳細(xì)研究論文。該論文不僅揭示了SK海力士在3D DRAM領(lǐng)域取得的顯著進(jìn)展,更向世界展示了其在這一
    的頭像 發(fā)表于 06-24 15:35 ?846次閱讀

    SK海力士5層堆疊3D DRAM制造良率已達(dá)56.1%

    在全球半導(dǎo)體技術(shù)的激烈競爭中,SK海力士再次展示了其卓越的研發(fā)實(shí)力與創(chuàng)新能力。近日,在美國夏威夷舉行的VLSI 2024峰會上,SK海力士宣布了其在3D DRAM技術(shù)領(lǐng)域的最新研究成果,其中5層堆疊的3D
    的頭像 發(fā)表于 06-27 10:50 ?712次閱讀