M031/ M032 內(nèi)建逐次逼近式模擬數(shù)字控制器 (SAR ADC)，支持 12 位分辨率，每秒可實(shí)現(xiàn)兩百萬(wàn)次采樣 (Msps)。內(nèi)建模擬多任務(wù)器 (Analog Multiplexer)， ADC 輸入信號(hào)可選擇從外部管腳或者內(nèi)部電壓。利用 PDMA 功能，ADC 可以在沒有 CPU 參與的情況下運(yùn)行，執(zhí)行最大采樣率，最小化系統(tǒng)電流消耗，或允許 CPU 執(zhí)行其它工作項(xiàng)目。

完整應(yīng)用筆記討論了 ADC 一般操作流程、軟硬件注意事項(xiàng)及 PDMA 的使用方法。最后范例程序以 PDMA 和 ADC 來(lái)展示連續(xù)采樣外部信號(hào)的流程。

概述

下圖說(shuō)明輸入信號(hào)，參考電壓選擇和寄存器的內(nèi)部連接方式，并包含以下功能：

一組 12 位分辨率 SAR ADC 并帶獨(dú)立 VREF 管腳

多達(dá) 16 路的單端輸入通道或 8 組全差分仿真輸入通道

1 個(gè)內(nèi)部輸入通道 band-gap voltage (VBG)

A/D 轉(zhuǎn)換開始條件:

軟件向 ADST 位寫1

外部 (STADC) 管腳觸發(fā)

Timer 0~3 溢出脈沖觸發(fā)

PWM 事件觸發(fā)

每個(gè)信道的轉(zhuǎn)換結(jié)果儲(chǔ)存在相應(yīng)數(shù)據(jù)寄存器內(nèi)，并帶有有效和覆蓋標(biāo)志

支持 PDMA 傳輸模式，將轉(zhuǎn)換結(jié)果儲(chǔ)存在用戶指定的目標(biāo)地址

ADC 控制器框圖

一般操作：時(shí)鐘源選擇

ADC 具有一組 8-bit 預(yù)分頻器，按照以下列公式得出 ADC 時(shí)鐘頻率 (ADCCLK) 為：

ADC 時(shí)鐘頻率 (ADCCLK) = (ADC 時(shí)鐘源頻率) / (ADCDIV + 1)；其中 M031/ M032 ADC 時(shí)鐘頻率 (ADCCLK) 最大值為 34 MHz。使用者可以透過 PLL 倍頻，產(chǎn)生 34 MHz 或者 68 MHz 頻率。將 PLL 設(shè)定為 ADC 時(shí)鐘源，并透過 ADCDIV 除頻產(chǎn)生 34 MHz，即可讓 ADC 運(yùn)行在最高速度。

ADC 時(shí)鐘源控制

輸入模式選擇

ADC 輸入模式可以選擇為單端輸入或全差分輸入。當(dāng) DIFFEN(ADC_ADCR [10]) 為 1，ADC 為差分輸入。

單端輸入

如圖「ADC 單端輸入信號(hào)」所示，在單端輸入模式下，AVSS或者 VSS為 ADC 負(fù)端輸入的信號(hào) (AIN-)，外部輸入電壓為 ADC 正端輸入的信號(hào) (AIN+)。如「ADC 單端輸入模式轉(zhuǎn)換結(jié)果映像圖」所示，在 0V 和參考電壓 (VREF) 之間，切分出微小電位階。其數(shù)字結(jié)果以 0 到 4095 的無(wú)符號(hào)數(shù)，表示輸入電壓位于 0V 和參考電壓 (VREF) 之間的位置。

ADC 單端輸入信號(hào)

ADC 單端輸入模式轉(zhuǎn)換結(jié)果映像圖

全差分輸入

如圖「ADC 全差分輸入信號(hào)」所示，在全差分輸入模式下，測(cè)量值是兩個(gè)輸入信號(hào)之間的差值，兩個(gè)輸入信號(hào)必須為 180° 反相信號(hào)，并固定共模電壓為 VREF/2。由于一個(gè)輸入管腳被定義為正輸入管腳 (AIN+) 而另一個(gè)被定義為負(fù)輸入管腳 (AIN-)，因此根據(jù)哪個(gè)輸入信號(hào)更高，差值可以是正的或負(fù)的。如「ADC 全差分輸入模式轉(zhuǎn)換結(jié)果映像圖」所示，當(dāng) DMOF(ADC_ADCR [31]) 設(shè)置為 1 時(shí)，轉(zhuǎn)換結(jié)果是以二的補(bǔ)碼碼形式表示的有符號(hào)數(shù)，或者當(dāng) DMOF(ADC_ADCR [31]) 設(shè)置為 0 時(shí)，轉(zhuǎn)換結(jié)果是以二進(jìn)制格式表示的無(wú)符號(hào)數(shù)。

ADC 全差分輸入信號(hào)

ADC 全差分輸入模式轉(zhuǎn)換結(jié)果映像圖

結(jié)論

完整的應(yīng)用筆記基于應(yīng)用角度，介紹模擬數(shù)字轉(zhuǎn)換器的規(guī)格和特性。然后說(shuō)明如何透過外部參考電壓管腳 VREF、TSMP 設(shè)定及校準(zhǔn)，最小化 ADC 誤差并獲得最佳 ADC 精準(zhǔn)度的方法和應(yīng)用設(shè)計(jì)規(guī)則。一旦用戶掌握了這良好工作知識(shí)，就可以依照應(yīng)用要求，基于速度、精準(zhǔn)度及計(jì)算能力選擇最適合軟硬件設(shè)計(jì)參數(shù)。另外在 ADC 運(yùn)行過程中，介紹利用 PDMA 快速地搬移數(shù)據(jù)或者利用數(shù)字比較器功能來(lái)偵測(cè)溫度傳感器、壓力傳感器及聲音傳感器，減少進(jìn)出 ADC 中斷次數(shù)，降低 CPU 負(fù)擔(dān)，讓 CPU 可以處理更多任務(wù)。