現(xiàn)在的市面上有著許許多多的自動布線軟件可以選擇,算法也愈發(fā)精準(zhǔn),在部分場合還是可以節(jié)省不少時間的。但是在對信號完整性要求極高的場合,自動布線的算法還是存在著許多缺陷,因此我們必須重視人工走線,每一根線都是經(jīng)過工程師的深思熟慮,合理取舍得出來的結(jié)果,把它們看成是藝術(shù)的線條也不為過。下面我將繼續(xù)通過圖例的方式來和大家深度解讀。
示例1
PCB板內(nèi)不能出現(xiàn)直角走線,直角走線會導(dǎo)致線路的阻抗不連續(xù),引起信號反射,產(chǎn)生振鈴或過沖,形成強(qiáng)烈的EMI輻射。
示例2
PCB走線時總線和時鐘線的粗細(xì)應(yīng)該保持一致,走線的粗細(xì)不均勻同樣會導(dǎo)致線路阻抗不連續(xù),進(jìn)而引發(fā)EMI輻射。
示例3
時鐘線的兩側(cè)建議包地線,并且保證每隔3000mil接地一次,保證包地線上每個點(diǎn)的電位相等。
示例4
時鐘線、總線和射頻線等關(guān)鍵信號線與同層之間的平行走線應(yīng)遵循3W原則,有關(guān)3W原則的介紹,可以翻看我之前寫的一篇文章??偟膩碚f應(yīng)用3W的原則是為了避免同層之間不同信號的串?dāng)_。當(dāng)然,3W原則只能保證70%的電場不互相干擾,要想保證98%的電場隔離度,就必須應(yīng)用到10W的線中心距了。
此外,當(dāng)電流≥1A的電源所用的貼片保險絲、磁珠、電感和鉭電容等的焊盤應(yīng)不少于兩個過孔接到相對應(yīng)的平面層,目的是為了減小過孔的等效阻抗。如果用到差分信號線,要求同層、等長、平行走線,保持阻抗一致,并且差分線之間沒有其它走線,從而保證差分線間的共模阻抗相等,提高其抗干擾能力。
示例5
關(guān)鍵信號走線一定不能跨分割區(qū)(包括如過孔、焊盤導(dǎo)致的參考平面間隙),防止信號回路面積的增大。
示例6
單板上的濾波器(濾波電路)下方不要有其它無關(guān)信號的走線,避免形成的分布電容削弱濾波器的作用效果。
示例7
濾波器(濾波電路)的輸入輸出信號線不能相互平行、交叉走線,避免濾波前后的信號線直接耦合噪聲。
示例8
關(guān)鍵信號線距離參考平面邊沿要求≥3H(之前的文章有詳細(xì)介紹),為了抑制邊緣輻射效應(yīng)。
示例9
對于金屬外殼接地的元件,應(yīng)在其投影區(qū)的頂層敷上接地銅皮,通過金屬外殼和接地銅皮間的分布電容來抑制對外輻射與提高抗擾度。
示例10
在單層板或雙層板中,布線時應(yīng)該時刻注意“回路面積最小化”的設(shè)計,因為信號回路面積越小,環(huán)路對外的輻射就越小,同時提高其抗干擾能力。
示例11
信號線(特別是關(guān)鍵信號線)換層時,應(yīng)在其換層過孔附近設(shè)計過地孔,這樣可以有效減小信號回路面積,減小輻射和增強(qiáng)抗擾度。
示例12
之前有講過,濾波電容的應(yīng)先經(jīng)過濾波電容,再到器件管腳,使電源電流先經(jīng)過濾波電容再給IC供電,并且IC反饋給電源的噪聲也會被該濾波電容先濾掉,保證了電源的干凈。
示例13
如果電源走線過長,應(yīng)每隔3000mil對地加去耦電容,電容取值為10uF+1000pF,可以濾除電源線的噪聲。
示例14
濾波電容的接地線和接電源線應(yīng)該盡可能的粗、短,可以減小其串聯(lián)電感,而等效串聯(lián)電感會降低電容的諧振頻率,削弱其高頻濾波效果。
把以上的走線原則與傳輸線的理論相結(jié)合起來,即可設(shè)計出一塊性能良好的高速PCB,其中一些細(xì)微參數(shù)的調(diào)整則需要大量的經(jīng)驗積累,不同的行業(yè)標(biāo)準(zhǔn)都有著自己的一套經(jīng)驗準(zhǔn)則,但萬變不離其宗,掌握好這些理論基礎(chǔ),將來無論去到哪個設(shè)計行業(yè)都能勝任。
-
鉭電容
+關(guān)注
關(guān)注
7文章
227瀏覽量
36692 -
電源電流
+關(guān)注
關(guān)注
0文章
37瀏覽量
11077 -
PCB走線
+關(guān)注
關(guān)注
3文章
134瀏覽量
13978 -
EMI設(shè)計
+關(guān)注
關(guān)注
0文章
44瀏覽量
10521 -
電容濾波器
+關(guān)注
關(guān)注
1文章
20瀏覽量
6117
發(fā)布評論請先 登錄
相關(guān)推薦
印制電路板的疊層設(shè)計
PCB疊層設(shè)計
原創(chuàng)|PCB設(shè)計中疊層結(jié)構(gòu)的設(shè)計建議
高速PCB又疊層設(shè)計盡量使用多層電路板
高速電路印刷電路板的可靠性設(shè)計
一到八層電路板的疊層設(shè)計方式
電路板的疊層設(shè)計的相關(guān)資料分享
DDR電路的疊層與阻抗設(shè)計
![DDR<b class='flag-5'>電路</b>的<b class='flag-5'>疊</b><b class='flag-5'>層</b>與阻抗設(shè)計](https://file1.elecfans.com/web2/M00/94/35/wKgaomTjdt2ANI77AAArSa2EYi8035.png)
高速PCB又疊層設(shè)計盡量使用多層電路板
![<b class='flag-5'>高速</b>PCB又<b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計盡量使用多層<b class='flag-5'>電路板</b>](https://file1.elecfans.com/web2/M00/A1/8E/wKgaomTsPbyANo5tAAB6f3jCsBI611.png)
評論