時(shí)序圖(Timing Diagram)是信號(hào)隨時(shí)間變化的圖形。橫坐標(biāo)為時(shí)間軸,縱坐標(biāo)為信號(hào)值,其值為 0 或 1。以這種圖形為基礎(chǔ)進(jìn)行 plc 程序設(shè)計(jì)的方法稱為時(shí)序圖法。時(shí)序圖是從使用示波器分析電器硬件的工作中而引申出來(lái)的,借用它可以分析與確定相關(guān)的邏輯量間的時(shí)序關(guān)系。采用時(shí)序圖法設(shè)計(jì) PLC 程序的一般步驟如下:
1)畫時(shí)序圖。根據(jù)要求畫輸入、輸出信號(hào)的時(shí)序圖,建立起準(zhǔn)確的時(shí)間對(duì)應(yīng)關(guān)系。
2)確定時(shí)間區(qū)間。找出時(shí)間的變化臨界點(diǎn),即輸出信號(hào)應(yīng)出現(xiàn)變化的時(shí)間點(diǎn),并以這些點(diǎn)為界限,把時(shí)段劃分為若干時(shí)間區(qū)間。
3)設(shè)計(jì)定時(shí)邏輯。可以使用多個(gè)定時(shí)器建立各個(gè)時(shí)間區(qū)間。
4)確定動(dòng)作關(guān)系。根據(jù)各動(dòng)作與時(shí)間區(qū)間的對(duì)應(yīng)關(guān)系,建立相應(yīng)的動(dòng)作邏輯,列出各輸出變量的邏輯表達(dá)式。
5)畫梯形圖。依定時(shí)邏輯與輸出邏輯的表達(dá)式畫梯形圖。
使用時(shí)序圖法的前提是輸入與輸出間存在著對(duì)應(yīng)的時(shí)間順序關(guān)系,其各自的變化是按時(shí)間順序展開的。因此,若不滿足該前提,則無(wú)法畫時(shí)序圖,更談不上運(yùn)用此方法了。
以上簡(jiǎn)要介紹了 6 種常見(jiàn)的程序設(shè)計(jì)方法,此外,還有矩陣式設(shè)計(jì)法、調(diào)用子程序設(shè)計(jì)法及高級(jí)語(yǔ)言設(shè)計(jì)法等
-
plc
+關(guān)注
關(guān)注
5016文章
13389瀏覽量
465576 -
時(shí)序圖
+關(guān)注
關(guān)注
2文章
58瀏覽量
22501
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
plc時(shí)序圖怎么看_plc時(shí)序圖指令詳解解
![<b class='flag-5'>plc</b><b class='flag-5'>時(shí)序</b><b class='flag-5'>圖</b>怎么看_<b class='flag-5'>plc</b><b class='flag-5'>時(shí)序</b><b class='flag-5'>圖</b>指令詳解解](https://file1.elecfans.com//web2/M00/A6/D5/wKgZomUMQMKAOLS1AAAShp8mUbA430.jpg)
plc時(shí)序圖怎么畫_plc時(shí)序圖編程方法
![<b class='flag-5'>plc</b><b class='flag-5'>時(shí)序</b><b class='flag-5'>圖</b>怎么畫_<b class='flag-5'>plc</b><b class='flag-5'>時(shí)序</b><b class='flag-5'>圖</b>編程方法](https://file1.elecfans.com//web2/M00/A6/D5/wKgZomUMQMKADrvjAAAo5Ps-m2c730.png)
時(shí)序圖怎么畫步驟教程_時(shí)序圖用什么工具畫_時(shí)序圖的作用是什么
![<b class='flag-5'>時(shí)序</b><b class='flag-5'>圖</b>怎么畫<b class='flag-5'>步驟</b>教程_<b class='flag-5'>時(shí)序</b><b class='flag-5'>圖</b>用什么工具畫_<b class='flag-5'>時(shí)序</b><b class='flag-5'>圖</b>的作用是什么](https://file1.elecfans.com//web2/M00/A7/11/wKgZomUMQi6AO1pSAAALg6DXr6w567.jpg)
什么是時(shí)序圖_時(shí)序圖怎么看_教你如何看懂時(shí)序圖
![什么是<b class='flag-5'>時(shí)序</b><b class='flag-5'>圖</b>_<b class='flag-5'>時(shí)序</b><b class='flag-5'>圖</b>怎么看_教你如何看懂<b class='flag-5'>時(shí)序</b><b class='flag-5'>圖</b>](https://file1.elecfans.com//web2/M00/A7/11/wKgZomUMQi6AGH_hAAAMiwkL3Tk207.jpg)
編制PLC時(shí)序控制程序的方法及典型應(yīng)用介紹
![編制<b class='flag-5'>PLC</b><b class='flag-5'>時(shí)序</b>控制程序的方法及典型應(yīng)用介紹](https://file.elecfans.com/web1/M00/61/59/o4YBAFuE3meAJFUvAADUx2XZXr8271.jpg)
plc控制系統(tǒng)設(shè)計(jì)步驟
FPGA設(shè)計(jì)之時(shí)序約束四大步驟
![FPGA設(shè)計(jì)之<b class='flag-5'>時(shí)序</b>約束四大<b class='flag-5'>步驟</b>](https://file.elecfans.com//web2/M00/36/25/poYBAGIxOp-AQ-BOAAEi5lvVtsI678.png)
淺談FPGA的時(shí)序約束四大步驟
![淺談FPGA的<b class='flag-5'>時(shí)序</b>約束四大<b class='flag-5'>步驟</b>](https://file.elecfans.com//web2/M00/4F/47/pYYBAGK_qNaAEnS0AAAq8TGjqQQ013.png)
PLC系統(tǒng)調(diào)試的步驟
![<b class='flag-5'>PLC</b>系統(tǒng)調(diào)試的<b class='flag-5'>步驟</b>](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
PLC時(shí)序圖的理解
![<b class='flag-5'>PLC</b><b class='flag-5'>時(shí)序</b><b class='flag-5'>圖</b>的理解](https://file1.elecfans.com//web2/M00/82/3D/wKgZomRHSZqAHZxEAAA4S0kSdTg451.jpg)
UML時(shí)序圖詳解
![UML<b class='flag-5'>時(shí)序</b><b class='flag-5'>圖</b>詳解](https://file1.elecfans.com//web2/M00/82/CB/wKgZomRiSCiAJNKBAAAqAN5Omvk963.png)
評(píng)論