在數(shù)字FPGA電路中，作為入門級別的外設除LED燈外，數(shù)碼管算是使用頻率最多、應用范圍最廣的一個核心集成外設了，因此學習數(shù)碼管的使用非常有必要，下面一起來看看數(shù)碼管的顯示原理及其實現(xiàn)方式吧！

1. 數(shù)碼管顯示原理

數(shù)碼管是電子設計中常用的外設設備之一，用來顯示一些數(shù)據(jù)數(shù)值。常見的數(shù)碼管有單個的以及多個共用一起的，那么首先由最簡單的單個數(shù)碼管的原理介紹，方便大家的理解。如下圖a所示：

圖a單個數(shù)碼管內(nèi)部結構

這就是一個常見的單個數(shù)碼管內(nèi)部的結構造型，可以理解成7個長方形的LED小燈組成，由這些小燈的亮滅狀況來組成數(shù)碼管顯示的不同數(shù)值，下面我以手繪圖展示幾個數(shù)字的情況，大家應該能更清楚直觀的明白其工作原理，如下圖b所示：

圖b顯示數(shù)字024

這里是三個單獨的數(shù)碼管，分別顯示數(shù)字0、2、4，所以數(shù)碼管的原理可以簡單的理解為點亮小燈的組合排列即可（具體內(nèi)部電路的可以參考后面的附錄，因為其不屬于數(shù)字電路的內(nèi)容，故放在附錄中），明白了數(shù)碼管的原理那么再來實現(xiàn)這部分的操作就很簡單啦，下面就一起具體看看是如何實現(xiàn)的吧。

2. 數(shù)碼管顯示部分的程序?qū)崿F(xiàn)

在日常生活中燈的亮滅是通過開關來進行控制，開可以理解為一個高電平的指令，關則相反，而在數(shù)字電路中，邏輯電平高低分別用1和0來進行表示，因此要實現(xiàn)點亮數(shù)碼管的功能，也就可以通過0和1來進行控制a~g這七個小燈，比如讓數(shù)碼管顯示1那么只需要b、c這兩個小燈點亮就可以了，那么下面就來實現(xiàn)數(shù)碼管顯示部分的程序，使用的Verilog語言：

module    one_digit(
    input    [3:0]    data,
    output    [7:0]    seg
);

reg        [7:0]    seg;

always @(data) begin
    case(data)
        4'h0:seg = 8'b11000000;
        4'h1:seg = 8'b11111001;
        4'h2:seg = 8'b10100100;
        4'h3:seg = 8'b10110000;
        4'h5:seg = 8'b10010010;
        4'h4:seg = 8'b10011001;
        4'h6:seg = 8'b10000010;
        4'h7:seg = 8'b11111000;
        4'h8:seg = 8'b10000000;
        4'h9:seg = 8'b10010000;
        4'ha:seg = 8'b10001000;
        4'hb:seg = 8'b10000011;
        4'hc:seg = 8'b11000110;
        4'hd:seg = 8'b10100001;
        4'he:seg = 8'b10000110;
        4'hf:seg = 8'b10111111;
    endcase
end

endmodule

以上就是基于的是LUT查找表的原理所寫的單個數(shù)碼管顯示的程序。

3. 數(shù)碼管程序的驗證

當寫完一部分語法驗證沒有錯誤、編譯能夠成功的程序后，下面要做的就是核心的功能驗證，那么對于上面的數(shù)碼管程序如何進行驗證呢？

對于FPGA設計的驗證來說，常見的驗證方式有兩種：a.仿真驗證b.下板驗證，當身邊沒有合適硬件板卡的時候，仿真驗證往往是不錯的選擇，這個時候借助一些EDA工具，可以方便的驗證好設計的程序邏輯功能是否正確，Modelsim就是這樣一款便于仿真驗證的工具，當然進行仿真驗證的時候也需要進行激勵的輸入（編寫一部分代碼），下面對這個數(shù)碼管的程序使用仿真驗證的方式看看效果吧，如下圖c所示：

圖c數(shù)碼管仿真結果

可以從仿真波形的高低判斷出對應的數(shù)碼管內(nèi)部LED小燈的亮滅情況，由此排列組合推斷出實際的數(shù)碼管顯示情況，以此作為仿真驗證判斷的依據(jù)，下面給出仿真驗證的程序：

`timescale      1ns/1ns

 

module TB_one_dight;

 

reg         [3:0]data;

wire[7:0]seg         ;

 

one_digituut(

       data,

       seg

);    

 

initial begin

       data=     0;

       #100;

       repeat(16)begin

              data=     data+     1;

              #100;

       end

       $stop;

end

 

endmodule

至于實物驗證的部分的話，建議結合相關的硬件板塊配套例程來進行學習驗證，這里就不做板卡推薦了，F(xiàn)PGA板卡以實物配套為文檔教程為準。