DVFS 即動(dòng)態(tài)電壓頻率調(diào)整，針對(duì) SOC主頻的不同，需要?jiǎng)討B(tài)調(diào)整 SOC 的 Core Power。通過調(diào)整內(nèi)核供電電壓，實(shí)現(xiàn)SOC主頻的調(diào)整。

例如：

SSD210在Core Power=0.9V時(shí)，主頻為800MHz。

在Core Power=1.0V時(shí)，主頻為1GHz

但是無(wú)論主頻軟件設(shè)置 800MHz/1GHz，都需要 Core Power=1.0V 啟動(dòng)（SSD210）。

那么硬件電路如何設(shè)計(jì)調(diào)整內(nèi)核供電呢？

電路圖如下，采用Q15控制反饋電阻，上電時(shí)，Q15導(dǎo)通，此時(shí)反饋電壓等于輸出電壓在50KΩ和75KΩ（ 100K并聯(lián)300K ）分壓值，此時(shí)電路輸出1V即提供內(nèi)核啟動(dòng)電壓。

當(dāng)系統(tǒng)工作后，比如系統(tǒng)想要 降低功耗 ，或者在 高溫情況下，需要?jiǎng)討B(tài)調(diào)壓，降低芯片主頻以減少發(fā)熱。只需要通過使用IO輸出低電平，使Q15截止；那么，反饋電壓等于輸出電壓在50KΩ與100KΩ分壓值，便可調(diào)整Core的供電電壓為0.9V，從而將SOC的主頻降低為0.8MHz。

其中C665為緩啟動(dòng)電容。PG管腳為Power_good管腳（管腳為開漏輸出，所以需要加上拉電阻），芯片正常輸出電壓后輸出高電平，上圖的PG管腳未連接到SOC的IO做檢測(cè)。C743為前饋電容（NC是不貼裝的意思），目的是為了 調(diào)整芯片輸出響應(yīng)速度 ，預(yù)留出來 方便后續(xù)調(diào)試 。