什么是LDO

LDO即Low Dropout Regulator，是一種低壓差線性穩(wěn)壓器，使用在其飽和區(qū)域內(nèi)運(yùn)行的晶體管或場(chǎng)效應(yīng)管（FET），從應(yīng)用的輸入電壓中減去超額的電壓，產(chǎn)生經(jīng)過(guò)調(diào)節(jié)的輸出電壓。結(jié)合這幾年在客戶端遇到的方案和問(wèn)題，本文介紹LDO的一些重點(diǎn)參數(shù)個(gè)人理解。

一.Dropout Voltage

很多人對(duì)這個(gè)參數(shù)不是很理解，嚴(yán)格來(lái)說(shuō)Dropout voltage (VDROPOUT)是指在LDO滿載情況下，輸出電壓不會(huì)隨著LDO的輸入電壓變化（除非進(jìn)一步減小輸入電壓，那么輸出電壓也會(huì)變化減小）時(shí)候LDO輸入電壓和輸出電壓的差值。就是說(shuō)如果LDO輸入電壓再減小（小于VDROPOUT）的話，LDO的輸出電壓就會(huì)變化(減小)。

實(shí)際上有的廠家標(biāo)注的 VDROPOUT也是留有一定余量的。比如某國(guó)外大廠的一顆LDO的VDROPOUT參數(shù) VDROPOUT=250mV@Vout=2.8V(NOM)Dropout volt &IOUT=250mA。

但是有個(gè)說(shuō)明條件，Dropout Voltage is characterized when VOUT falls 100 mV below VOUT(NOM).這里意思是的VDROPOUT是指一顆正常輸出電壓是2.8V 250mA的LDO，在帶載250mA的情況下，調(diào)整輸入電壓，當(dāng)輸出電壓小于正常電壓100mV，即輸出電壓是2.7V時(shí)候，輸入電壓和輸出電壓的壓差就是VDROPOUT。

解釋一下在實(shí)驗(yàn)室如何測(cè)試VDROPOUT可能更容易理解，比如測(cè)試一個(gè)固定輸出電壓是1.8V ，VDROPOUT =300mV，額定電流300mA（規(guī)格書標(biāo)注VDROPOUT =300mV實(shí)際測(cè)試LDO肯定沒(méi)有這么大，后面會(huì)解釋原因）的LDO的VDROPOUT：

(1)先把LDO輸入設(shè)置為2.5V（遠(yuǎn)大于輸出電壓+ VDROPOUT）。

(2)測(cè)試LDO的輸出電壓=1.801V（假設(shè)）。

(3)用負(fù)載儀抽載300mA，并測(cè)試LDO的輸出電壓=1.799V(假設(shè)，空載和滿載LDO的輸出電壓會(huì)有微小的差異)。

(4)減小LDO的輸入電壓Vin，直到再減小Vin Vout就會(huì)變化小于1.799V，這個(gè)時(shí)候Vin-Vout就是這顆LDO的VDROPOUT.。

為什么無(wú)法測(cè)試到規(guī)格書標(biāo)注的最大VDROPOUT

最主要原因是芯片廠家都留了余量，比如我司LDO規(guī)格書中標(biāo)注的VDROPOUT 是考慮了高低溫、仿真Worst Case等等惡劣因素后給出的，根據(jù)經(jīng)驗(yàn)一般余量是按常溫情況下VDROPOUT 50%給出的，就比如常溫情況下測(cè)試了LDO的VDROPOUT =200mV，規(guī)格書中VDROPOUT最大值會(huì)按200+200*50%=300mV來(lái)給出。因此我們?cè)趯?shí)驗(yàn)室是不可能測(cè)到規(guī)格書標(biāo)注的最大VDROPOUT的。

Dropout Voltage 是選擇LDO的一個(gè)重要參數(shù)，因?yàn)閷?shí)際應(yīng)用中如果壓差太大那效率太低，如果壓差小于VDROPOUT等則無(wú)法保證輸出電壓穩(wěn)定。如果實(shí)際使用的時(shí)候壓差=Dropout Voltage，只能保證輸出電壓穩(wěn)定，LDO的其他性能是無(wú)法保證的，特別是PSRR。這就涉及到一個(gè)重要參數(shù)Headroom Voltage，下面一節(jié)就介紹一個(gè)Headroom Vlotage。

二.Headroom Voltage

Headroom Voltage 在LDO規(guī)格書中都不會(huì)標(biāo)注出來(lái)。只在一些英文的資料中能看到。其實(shí)Headroom Voltage是一個(gè)比VDROPOUT更嚴(yán)格的一個(gè)參數(shù)，除了保證LDO輸出電壓的穩(wěn)定性外，還保證了LDO的其他性能也在一個(gè)較優(yōu)的范圍。

Headroom Voltage是LDO保證滿足規(guī)格書中標(biāo)注的性能的輸入電壓和輸出電壓的壓差值，通常Headroom Voltage被當(dāng)做特定的要求標(biāo)注在了測(cè)試條件中，在滿足這個(gè)Headroom Voltage條件下，LDO其他性能規(guī)格都是確定的。

就是說(shuō)如果實(shí)際使用的時(shí)候壓差大于Headroom Voltage，那么就能達(dá)到規(guī)格書標(biāo)注的性能。一般LDO的Headroom Voltage在400-500mV左右。所以很多LDO的規(guī)格書中，在參數(shù)規(guī)格頁(yè)面，都會(huì)標(biāo)注為測(cè)試條件，比如Vin=Vout+0.5V，幾乎沒(méi)有見(jiàn)到哪家規(guī)格書中標(biāo)注測(cè)試條件Vin=Vout+ VDROPOUT.

看了國(guó)內(nèi)外各家LDO的規(guī)格書都沒(méi)有標(biāo)注Headroom Voltage這個(gè)參數(shù)，我個(gè)人的理解：一個(gè)原因Headroom Voltage沒(méi)有一個(gè)嚴(yán)格的業(yè)界標(biāo)準(zhǔn)，是壓差大到某一范圍后，雖然LDO的相關(guān)性能指標(biāo)和壓差的關(guān)系不是線性的，即相關(guān)各項(xiàng)指標(biāo)不在隨壓差的增加而迅速變化，但是還是存在微小的變化關(guān)系，這個(gè)性能和壓差的關(guān)系沒(méi)有標(biāo)準(zhǔn)，所以Headroom Voltage也沒(méi)有標(biāo)準(zhǔn)無(wú)法標(biāo)注出來(lái)。

另外一個(gè)原因我認(rèn)為Headroom Voltage這個(gè)參數(shù)只需要弄清楚Headroom Voltage大概范圍，比如前面提到的400-500mV左右就能保證LDO的相關(guān)性能指標(biāo)穩(wěn)定，那么在測(cè)試條件中標(biāo)注出測(cè)試條件，客戶使用的是需要我們精確確定的參數(shù)， 廠時(shí)候要達(dá)到規(guī)格書中的性能，壓差就需要滿足芯片廠家標(biāo)注的測(cè)試條件。

實(shí)際應(yīng)用發(fā)現(xiàn)PSRR和壓差關(guān)系很大，我司某個(gè)VDROPOUT.=200mV的LDO，在壓差200mV和300mV測(cè)試PSRR，PSRR性能一般，直到把壓差增加大于400mV后 ，PSRR也會(huì)變化但是變化就比較小。這個(gè)400mV 就可以理解為Headroom Voltage。

三. DC Line Regulation

DC Line Regulation是指在LDO輸入電壓變化的情況下，LDO保證輸出電壓穩(wěn)定的能力。Line regulation = ?VOUT/?VIN.這個(gè)參數(shù)性能是一個(gè)很容易保證的參數(shù)。目前個(gè)人還沒(méi)有遇到過(guò)DC Line Regulation 有問(wèn)題的。

四. Load Transient Response

負(fù)載瞬態(tài)響應(yīng)是指負(fù)載的電流階梯變化的時(shí)候，輸出電壓的的變化。負(fù)載瞬態(tài)響應(yīng)和LDO的輸出電容容值、輸出電容的ESR、控制回路的帶寬、負(fù)載電流變化的大小和Slew Rate有關(guān)。

下面是某司LDO的Load Transient Response的波形，可以看到負(fù)載電流階梯跳變?cè)黾拥臅r(shí)候，LDO的輸出端電壓會(huì)有個(gè)下沖(undershoot)，負(fù)載電流接地變化減小的時(shí)候，LDO的輸出端電壓會(huì)有個(gè)過(guò)沖(overshoot)。

實(shí)際應(yīng)用中如果某個(gè)負(fù)載電流跳變比較大或者跳變比較快的時(shí)候，需要特別注意這個(gè)指標(biāo)。如果LDO的瞬態(tài)響應(yīng)不滿足要求，就可能遇到負(fù)載電流跳變的時(shí)候undershoot過(guò)大，可能導(dǎo)致輸出電壓小于設(shè)備的正常工作電壓，導(dǎo)致負(fù)載設(shè)備掉電，或者overshoot有異常高電壓尖峰輸出到后端設(shè)備，對(duì)后端設(shè)備造成損傷或者損壞。

五. Line Transient Response

是指LDO輸入電壓階梯 變化的時(shí)候，LDO輸出電壓的變化。主要和LDO的控制環(huán)路帶寬增益，輸入電壓的變化大小和電壓變化Slew Rate有關(guān)。

六. Power Supply Rejection

PSRR是衡量LDO抑制輸入電壓上的紋波和噪聲防止紋波和噪聲污染輸出電壓的能力。PSRR = 20 × log(VEIN/VEOUT)，VEIN和VEOUT分別是輸入電壓和輸出電壓之外的其他噪聲紋波信號(hào)。

前面提到PSRR和實(shí)際使用時(shí)候的壓差關(guān)系較大，LDO如果實(shí)際輸入輸出壓差= VDROPOUT的話，PSRR性能一般。如果要保證PSRR參數(shù)處于一個(gè)較優(yōu)發(fā)范圍內(nèi)，壓差一般要大于400mV。所以實(shí)際使用LDO的時(shí)候，特別對(duì)PSRR要求高的應(yīng)用，不能只關(guān)注效率（壓差），要保證一定的壓差才能有較好的PSRR。