1.什么是可控阻抗？

可控阻抗是由PCB跡線及其相關(guān)參考平面形成的傳輸線的特性阻抗。當(dāng)高頻信號(hào)在PCB傳輸線上傳播時(shí)，它是相關(guān)的?？刂谱杩箤?duì)于解決信號(hào)完整性問題，即無失真的信號(hào)傳播。

電路的阻抗由PCB的物理尺寸和介電材料決定。測量單位為歐姆（Ω）。類型PCB傳輸線需要控制阻抗的是單端微帶、單端帶狀線、微帶差分對(duì)、帶狀線差分對(duì)、嵌入式微帶和共面（單端和差分）。

1.1為什么需要控制阻抗？

通常，在高速數(shù)字應(yīng)用中，如射頻通信、電信、使用100MHz以上的信號(hào)頻率進(jìn)行計(jì)算、高速信號(hào)處理和高質(zhì)量模擬視頻（如DDR、HDMI、千兆位以太網(wǎng)等）中，您需要受控阻抗。

在高頻下，PCB上的信號(hào)軌跡就像傳輸線一樣，在信號(hào)軌跡上的每個(gè)點(diǎn)都有阻抗。如果這個(gè)阻抗從一個(gè)點(diǎn)到另一個(gè)點(diǎn)變化，就會(huì)有一個(gè)信號(hào)反射，其大小取決于兩個(gè)阻抗之間的差。差別越大，反射越大。這種反射將沿信號(hào)的相反方向傳播，這意味著反射信號(hào)將疊加在主信號(hào)上。

結(jié)果，原始信號(hào)將失真：原本打算從發(fā)射機(jī)側(cè)發(fā)送的信號(hào)一旦到達(dá)接收機(jī)端，就會(huì)發(fā)生變化。失真可能如此之大，以致信號(hào)可能無法執(zhí)行期望的功能。因此，為了獲得無失真的信號(hào)傳輸，PCB信號(hào)軌跡必須具有統(tǒng)一的受控阻抗，以最小化反射引起的信號(hào)失真。這是改善PCB線路上信號(hào)完整性的第一步。為了更好地理解，請閱讀高速信號(hào)在PCB設(shè)計(jì)中的作用 .

PCB上的均勻傳輸線具有一定的跡線寬度和高度，并且與返回路徑導(dǎo)體（通常是距離信號(hào)跡線一定距離的平面）保持一致的距離。

1.2影響控制阻抗的因素

影響PCB阻抗公差的因素包括材料的樹脂含量百分比、樹脂的Dk值和所用玻璃布的類型，以及其他物理PCB公差，如跡線頂部和底部的跡線高度和寬度. 當(dāng)你把你的PCB設(shè)計(jì)–銅板圖案、孔圖案和最終材料厚度–我們將銅板層層壓成一個(gè)電路板。我們制造您的印刷電路板與正確的圖案尺寸和位置在一定的公差內(nèi)。您必須確保制造商為您提供正確的尺寸、位置和蝕刻特征的公差。否則，您的電路板將彼此不同，這使得調(diào)試與性能相關(guān)的問題非常困難。

1.3為什么最好指定電路板的電介質(zhì)而不是控制阻抗？

走線的阻抗也由電路板上使用的PCB材料定義。材料的介電常數(shù)和基于某些參數(shù)的預(yù)期阻抗稱為受控電介質(zhì)。如果你喜歡數(shù)學(xué)，你可以采用可控電介質(zhì)的方法來控制你需要的阻抗。進(jìn)行計(jì)算后，可以指定晶圓廠中銅層之間所需的介電空間。然后，用正確的軌跡和空間布局軌跡。

在這種情況下，請求控制阻抗板而不是控制電介質(zhì)板可能更好。對(duì)于受控電介質(zhì)，您是否指定要使用的玻璃布類型？材料的樹脂百分比是多少？如果沒有，那么您無法確定您的制造商正在使用什么。此外，您是否確保跡線寬度在公差范圍內(nèi)？如果您要求控制電介質(zhì)板，則負(fù)擔(dān)將落在您身上。

我們?yōu)槟?jì)算阻抗并不難。請讓我們知道必須控制哪些走線以及所需的阻抗是什么。Sierra提供兩種類型的阻抗控制：受控電介質(zhì)和阻抗控制。

2.如何設(shè)計(jì)阻抗可控的電路板？

在設(shè)計(jì)PCB時(shí)，應(yīng)遵循以下提到的受控阻抗布線策略：

2.1確定哪些信號(hào)需要阻抗控制

大多數(shù)時(shí)候，電氣工程師會(huì)指定哪些信號(hào)網(wǎng)絡(luò)需要特定的受控阻抗。然而，如果沒有，設(shè)計(jì)者應(yīng)該檢查集成電路的數(shù)據(jù)表，以確定哪些信號(hào)需要控制阻抗。數(shù)據(jù)表通常為每組信號(hào)及其阻抗值提供詳細(xì)的指南。數(shù)據(jù)表或應(yīng)用注釋中也可能會(huì)出現(xiàn)間隔規(guī)則和在哪個(gè)層上布置特定信號(hào)的信息。DDR跟蹤、HDMI跟蹤、千兆以太網(wǎng)跟蹤、射頻信號(hào)都是一些控制阻抗跟蹤的例子。

2.2在原理圖上注明阻抗要求

帶差分對(duì)的高度示意圖以及網(wǎng)絡(luò)名稱。

電路板的設(shè)計(jì)首先由設(shè)計(jì)工程師設(shè)計(jì)電路原理圖。工程師必須在原理圖中指定受控阻抗信號(hào)，并將特定網(wǎng)絡(luò)分為差分對(duì)（100Ω、90Ω或85Ω）或單端網(wǎng)絡(luò)（40Ω、50Ω、55Ω、60Ω或75Ω）。這是一個(gè)很好的設(shè)計(jì)實(shí)踐N或P在示意圖中差分對(duì)信號(hào)的網(wǎng)絡(luò)名稱后的極性指示。工程師還應(yīng)在原理圖或單獨(dú)的“自述”文件中規(guī)定布局設(shè)計(jì)師應(yīng)遵循的特定控制阻抗布局設(shè)計(jì)指南（如有）。

2.3確定受控CI的跟蹤參數(shù)

PCB軌跡由其厚度、高度、寬度和PCB材料的介電常數(shù)（Er）定義蝕刻的. 在設(shè)計(jì)控制阻抗印刷電路板時(shí)，必須考慮這些參數(shù)。您可以向制造商提供層數(shù)、特定層上的阻抗跡線值（50Ω，第3層100Ω），以及PCB設(shè)計(jì)所需的材料。

制造商給您的堆棧，其中提到每層的跡線寬度、層數(shù)、堆疊中每個(gè)電介質(zhì)的厚度、跡線厚度和PCB材料。他還通過計(jì)算需要阻抗控制的跡線的可行厚度、寬度和高度來處理受控阻抗要求。請遵循以下關(guān)系，以了解阻抗如何取決于尺寸：

• 阻抗與跡線寬度和跡線厚度成反比。
• 阻抗與層壓板高度成正比，與層壓板介電常數(shù)（Er）的平方根成反比。

3.在設(shè)計(jì)受控阻抗時(shí)避免這些布線錯(cuò)誤

3.1區(qū)分CI跟蹤與其他跟蹤

受控阻抗跡線寬度必須與線路板上的剩余跡線區(qū)分開來。它允許PCB制造商快速識(shí)別它們，并在必要時(shí)對(duì)跡線寬度進(jìn)行適當(dāng)?shù)母?，以達(dá)到特定的阻抗。例如，如果您需要一個(gè)5mil的跟蹤以獲得50Ω的阻抗，并且您還路由了具有5mils寬度的其他信號(hào)，那么PCB制造商將無法確定哪些信號(hào)是受控阻抗跟蹤。因此，您應(yīng)該使50Ω阻抗軌跡寬度為5.1mil或4.9mil。

下表顯示了不同層上控制阻抗的跡線寬度和間距。非阻抗信號(hào)記錄道的布線寬度不應(yīng)為3.5、3.6、4.2、4.25和4.3mil。

可控阻抗層的跡線寬度和間距。

3.2保持差分對(duì)路由中的對(duì)稱性

對(duì)稱地布置差分對(duì)，并保持信號(hào)始終平行。

高速差分對(duì)信號(hào)跡線需要以恒定間距相互平行布線。計(jì)算特定的微分阻抗需要特定的跡線寬度和間距。差分對(duì)需要對(duì)稱布線。您應(yīng)該盡量減少因襯墊或端部而增大指定間距的區(qū)域。

3.3足夠間距的b/w受控阻抗記錄道、其他記錄道和元件（3W和2W規(guī)則）

為了減少串?dāng)_，b/w記錄道的間距應(yīng)為3W或至少為2W。注意t他的規(guī)則不適用于間距b/w差分對(duì)。

3.4元件、通孔和耦合電容器的放置

組件或 通孔不應(yīng)放置在差分對(duì)之間，即使信號(hào)是圍繞它們對(duì)稱地布線的。元件和過孔會(huì)造成阻抗的不連續(xù)性，并可能導(dǎo)致信號(hào)完整性問題。對(duì)于高速信號(hào)，一個(gè)差分對(duì)和一個(gè)相鄰差分對(duì)之間的間距不應(yīng)小于記錄道寬度（5W）的五倍。你也應(yīng)該保持與其他信號(hào)機(jī)保持30英里的距離。對(duì)于時(shí)鐘或周期性信號(hào)，應(yīng)將“保持距離”增加到50毫秒，以確保適當(dāng)?shù)母綦x。

避免差分對(duì)之間的元件和過孔。

如果高速差分對(duì)需要串聯(lián)耦合電容器，則需要對(duì)稱放置，如下圖所示。電容器會(huì)產(chǎn)生阻抗不連續(xù)，因此對(duì)稱放置會(huì)減少信號(hào)中的不連續(xù)量。欲了解更多信息，請閱讀如何限制PCB傳輸線的阻抗不連續(xù)性和信號(hào)反射 .

對(duì)稱放置耦合電容器以避免不連續(xù)。

對(duì)于差分對(duì)，應(yīng)盡量減少過孔的使用，如果要放置它們，它們需要對(duì)稱，以盡量減少不連續(xù)性。

不要在平面和PCB邊界上發(fā)送高速信號(hào)。

3.5長度匹配

長度匹配將實(shí)現(xiàn)傳播延遲匹配，前提是不同記錄道上的信號(hào)速度相同。當(dāng)一組高速信號(hào)一起傳輸并且預(yù)期同時(shí)到達(dá)目的地（在指定的失配公差內(nèi)）時(shí)，可能需要長度匹配。

傳輸延遲匹配的長度匹配。

形成差分對(duì)的記錄道長度需要非常緊密地匹配；否則，這將導(dǎo)致不可接受的延遲偏差（正負(fù)信號(hào)之間的不匹配）。長度不匹配需要通過在較短的記錄道中使用蛇紋石來補(bǔ)償。為了減少阻抗不連續(xù)性，需要仔細(xì)選擇蛇形跡線的幾何形狀。下圖顯示了理想蛇形痕跡的要求。閱讀我們的帖子如何制造可控阻抗印刷電路板 .

蛇形痕跡應(yīng)盡可能靠近不匹配源。它保證了失配的盡快修正。在下圖中，您可以看到不匹配發(fā)生在左側(cè)的一組過孔上，因此需要將蛇形線添加到左側(cè)而不是右側(cè)。

不匹配點(diǎn)的長度校正

同樣，彎板會(huì)導(dǎo)致不匹配，使內(nèi)部彎板上的軌跡比外部軌跡小。因此，我們需要在靠近彎曲區(qū)域的地方添加蛇紋石。如果一對(duì)有兩個(gè)彎曲小于15毫米，它們會(huì)互相補(bǔ)償。因此不需要添加蛇紋石。

靠近彎板的長度補(bǔ)償

當(dāng)差分對(duì)信號(hào)使用通孔從一層變到另一層，并且有一個(gè)彎折，則該對(duì)的每一段都需要單獨(dú)匹配。蛇紋石應(yīng)放置在彎曲附近較短的痕跡上。您需要手動(dòng)檢查此沖突，因?yàn)樗粫?huì)在設(shè)計(jì)規(guī)則檢查中捕獲，因?yàn)榭傂盘?hào)的長度將密切匹配。由于不同層上記錄道的信號(hào)速度可能不同，如果差分對(duì)信號(hào)需要長度匹配，則建議在同一層上路由差分對(duì)信號(hào)。還有，看看我們的帖子如何在KiCad中路由差分對(duì) .

每段的長度差需要補(bǔ)償。

3.6受控阻抗信號(hào)返回路徑的參考層

所有高速信號(hào)需要一個(gè)連續(xù)的參考平面作為信號(hào)的返回路徑。不正確的信號(hào)返回路徑是噪聲耦合和EMI問題. 高速信號(hào)的返回電流緊隨信號(hào)路徑，而低速信號(hào)的返回電流采用可用的最短路徑。通常，高速信號(hào)的返回路徑在最靠近信號(hào)層的基準(zhǔn)面中提供。

高速信號(hào)不應(yīng)在分割平面上進(jìn)行路由，因?yàn)榉祷芈窂綄o法跟蹤跟蹤。為了更好的信號(hào)完整性，您應(yīng)該圍繞分割平面布線。另外，確保每側(cè)的地平面至少是跡線寬度的三倍（3W規(guī)則）。

避免在拆分平面上布線。

如果信號(hào)需要在兩個(gè)不同的基準(zhǔn)面上布線，則需要在兩個(gè)基準(zhǔn)面之間安裝縫合電容器。電容器需要連接到兩個(gè)基準(zhǔn)面上，并且應(yīng)該放置在靠近信號(hào)路徑的地方，以保持信號(hào)和返回路徑之間的距離很小。電容器允許回流電流從一個(gè)基準(zhǔn)面?zhèn)鬏數(shù)搅硪粋€(gè)基準(zhǔn)面，并將阻抗不連續(xù)性最小化?？p合電容器的一個(gè)好值是在10nF和100nF之間。

應(yīng)避免分割平面障礙物和參考平面中信號(hào)跡線正下方的槽。如果槽是不可避免的，應(yīng)使用縫合過孔，以盡量減少由分離的返回路徑造成的問題。電容器的兩個(gè)管腳應(yīng)連接到接地層，并應(yīng)放置在信號(hào)附近。

在平面障礙物上布線時(shí)需要縫合電容器。

當(dāng)過孔放置在一起時(shí)，它們會(huì)在參照平面中創(chuàng)建空心。為了盡量減少這些大的空隙，你應(yīng)該錯(cuò)開過孔，以便在過孔之間提供足夠的平面進(jìn)給。交錯(cuò)的過孔允許信號(hào)有一個(gè)連續(xù)的返回路徑。

最好使用地平面作為參考。但是，如果電源平面用作參考平面，則需要添加縫合電容器，以允許信號(hào)將參考從地面更改為電源平面，然后再更改回地面。你應(yīng)該把一個(gè)電容器放在靠近信號(hào)入口和出口的地方，一端接地，另一端接電網(wǎng)。

當(dāng)使用電源平面作為參考時(shí)，添加縫合電容器。

3.7在圖層更改過孔附近添加縫合過孔.

如果高速差分對(duì)或單端信號(hào)交換層，則應(yīng)在層更改過孔附近添加縫合過孔。這種做法也允許回流改變接地層。

如果一個(gè)高速信號(hào)跟蹤切換到一個(gè)以不同網(wǎng)絡(luò)為基準(zhǔn)的層，則需要縫合電容器來允許回流電流從接地平面通過縫合電容器流向電源平面。對(duì)于差分對(duì)，電容器的布置應(yīng)對(duì)稱。

改變信號(hào)基準(zhǔn)面時(shí)放置縫合電容器。

4.控制阻抗設(shè)計(jì)檢查表

• 控制阻抗線應(yīng)在PCB原理圖中標(biāo)記。
• 差分對(duì)記錄道長度應(yīng)與20%的信號(hào)上升/下降時(shí)間相匹配。
• 應(yīng)使用高數(shù)據(jù)頻率連接器。
• 對(duì)于微帶結(jié)構(gòu)，請?jiān)谖Ь€下使用未破裂的地面。
• 在地面上，或在地面上使用的，或不間斷的。地面和電力飛機(jī)提供回流路徑。它還可以減少電磁干擾問題。

5.Sierra在控制阻抗方面的能力

Sierra電路用于阻抗測量的設(shè)備：

1. Polar CIT
2. Tektronix 8300

如果阻抗試片不起作用或未通過阻抗測試，Sierra將在電路板上進(jìn)行阻抗測試，以驗(yàn)證產(chǎn)品是否在規(guī)范范圍內(nèi)，或者需要重新制作，并進(jìn)行必要的調(diào)整。

然而，由于記錄道的長度取決于電路板的尺寸，因此測試電路板的阻抗至關(guān)重要。成品上內(nèi)層阻抗跡線的位置也非常關(guān)鍵。

6.如何使用電路阻抗計(jì)算器？

電路阻抗計(jì)算器

我們的阻抗計(jì)算器采用麥克斯韋方程組的二維解來計(jì)算不同阻抗模型的單端阻抗和微分阻抗。

除特性阻抗外，該工具還可估計(jì)以下軌跡參數(shù)：

• 電感
• 電容
• 單位長度傳播延遲
• 模型的有效介電常數(shù)
• 耦合系數(shù)
• 奇偶模特性參數(shù)

大多數(shù)免費(fèi)的在線阻抗計(jì)算器都不是很精確。這是因?yàn)樗麄兪腔诮?jīng)驗(yàn)公式，沒有考慮到梯形形狀的痕跡和許多電介質(zhì)材料的影響。

6.1阻抗計(jì)算器的特點(diǎn)

您可以從下拉列表中選擇所需的阻抗模型，如無涂層微帶、涂層微帶、嵌入式微帶和帶狀線。在每個(gè)型號(hào)中，您可以選擇單端、差分對(duì)、共面單端、共面差分對(duì)、共面單端無接地和共面差分對(duì)不帶接地組合。

在這個(gè)演示中，我們將選擇無涂層微帶單端阻抗計(jì)算器。

無涂層微帶單端阻抗計(jì)算器

此計(jì)算器計(jì)算指定目標(biāo)單端阻抗的跡線寬度，反之亦然。例如，如果跡線寬度需要計(jì)算，輸入?yún)?shù)為電介質(zhì)高度 ,介電常數(shù) ,跡線寬度的頂部和底部之間的差異或δw ,跡線厚度，和單端目標(biāo)阻抗. 同樣，為了計(jì)算單端阻抗，應(yīng)輸入跡線寬度和前面提到的輸入?yún)?shù)。

輸入?yún)?shù)可能因計(jì)算器類型而異。無涂層微帶差分對(duì)阻抗計(jì)算器的輸入和輸出參數(shù)如下圖所示。

無涂層微帶線差分對(duì)阻抗計(jì)算器

“選擇單位”下拉菜單可用于更改輸入?yún)?shù)的單位。介電常數(shù)指南幫助用戶識(shí)別所用板材料的介電常數(shù)。本指南根據(jù)厚度、樹脂含量以及材料是否為預(yù)浸料或芯材，提供了各種可用材料的介電常數(shù)。

內(nèi)置介電常數(shù)導(dǎo)板

我們的阻抗工具提供82種不同的阻抗計(jì)算器，這些計(jì)算器是根據(jù)不同的軌跡幾何形狀設(shè)計(jì)和分類的。

要記住的要點(diǎn)

除了通常的PCB規(guī)格外，電路板設(shè)計(jì)者還應(yīng)指定：

• 哪些層包含受控阻抗走線？
• 由于每層阻抗跡線可以有多個(gè)值，所以記錄道的阻抗。
• 控制阻抗軌跡的單獨(dú)孔徑代碼，例如4mil非受控阻抗軌跡和4mil受控阻抗軌跡。

記住，跟蹤阻抗是控制反射的一個(gè)關(guān)鍵因素。阻抗必須與驅(qū)動(dòng)器和負(fù)載匹配。