電子發(fā)燒友網(wǎng)報(bào)道（文/周凱揚(yáng)）隨著雙碳目標(biāo)的提出，越來越多的行業(yè)應(yīng)用開始注意到能耗問題，尤其是在半導(dǎo)體制造設(shè)備上。就拿我們常常提及的EUV***來說，就是一個不折不扣的耗電大戶，結(jié)合光刻半導(dǎo)體制造的各道工序，不少晶圓廠在新建之際時，都要對該地區(qū)的電力輸送進(jìn)行大改。

極度耗電的EUV***

由于制造EUV光源的能源轉(zhuǎn)換效率并不算高，所以哪怕7nm節(jié)點(diǎn)下，EUV***的目標(biāo)功耗只有250W，其實(shí)際需要的電力供應(yīng)依然驚人。一臺EUV***每天的耗電量在3萬千瓦時左右，加上幾乎不停轉(zhuǎn)的運(yùn)行時間，一年的耗電量高達(dá)千萬千瓦時。

而像臺積電、三星等坐擁多臺EUV設(shè)備的晶圓廠，更是不得不面對每年超高的用電量。而高NA的EUV***更是耗電大戶，雖然光源維持一致，但***內(nèi)其他的工序受限需要額外的0.5MW的功耗，比如保護(hù)膜、散熱、光路損耗等。

雖然更先進(jìn)的工藝制程造出來的半導(dǎo)體器件是在為全球提供更低功耗的產(chǎn)品，但這樣的支出對于晶圓廠所在地區(qū)的雙碳目標(biāo)實(shí)現(xiàn)顯然是不劃算的。所以ASML等廠商也在極力研究如何提高EUV***的生產(chǎn)效率。

但可以想象的是，隨著工藝節(jié)點(diǎn)的繼續(xù)演進(jìn)，EUV***的目標(biāo)功率也會不斷提高。ASML、光源、鏡片和材料供應(yīng)商都應(yīng)該重新思考EUV***的下一代架構(gòu)，這樣才不會持續(xù)把半導(dǎo)體制造的功耗推向新的高度。

納米壓印才是降低功耗的“正道”？

不久前佳能正式發(fā)布了FPA-1200NZ2C這一納米壓印半導(dǎo)體制造設(shè)備，這一設(shè)備可以實(shí)現(xiàn)最小線寬14nm，等效可以用于5nm工藝節(jié)點(diǎn)的邏輯半導(dǎo)體制造。未來隨著這一技術(shù)的發(fā)展，甚至可以做到10nm的線寬，對應(yīng)2nm的工藝節(jié)點(diǎn)。不過，從現(xiàn)狀來看，這臺機(jī)器依然在研究如何實(shí)現(xiàn)大規(guī)模晶圓量產(chǎn)的階段。

其實(shí)佳能這第一臺納米壓印設(shè)備的交付設(shè)備遠(yuǎn)比公告來得要早，早在2017年7月就已經(jīng)向東芝Memory（即現(xiàn)在的鎧俠）四日市工廠供貨。此后佳能、鎧俠以及DNP（大日本印刷）開始了對納米壓印技術(shù)的聯(lián)合研究，其中佳能負(fù)責(zé)開發(fā)納米壓印設(shè)備，鎧俠負(fù)責(zé)在基板上準(zhǔn)確打造圖案的技術(shù)，而DNP則負(fù)責(zé)制造模板。三家公司共同開發(fā)這一不使用傳統(tǒng)光刻技術(shù)的半導(dǎo)體制造方案，也在降低其功耗上花了不少心力。

從圍繞佳能納米壓印設(shè)備的各種宣傳來看，其具體性能并沒有公開多少信息，而被反復(fù)提及的都是極低的能耗。根據(jù)DNP的宣傳，5nm節(jié)點(diǎn)下單個晶圓所用電量與一個普通家庭四個月的用電量等同，而納米壓印技術(shù)可以將功耗降低至普通光刻技術(shù)的1/10。

與使用極紫光的EUV***不同的是，納米壓印技術(shù)雖然也用到了紫外光，但也只是用普通的UV燈來固化基板上的樹脂而已。而相比需要極高功率的極紫外光源而言，這一僅靠化學(xué)反應(yīng)和物理壓印的手段明顯更加節(jié)能。所以由此來看，低能耗或許才是納米壓印設(shè)備的最大優(yōu)勢。

寫在最后

結(jié)合不少新建晶圓廠的設(shè)計(jì)與建設(shè)目標(biāo)分析，能耗問題都是不可忽視的，無論使用再多的清潔能源都不能改變這一點(diǎn)。我們應(yīng)該對半導(dǎo)體產(chǎn)業(yè)的能效有更高的要求，晶圓廠的“績效表現(xiàn)”不應(yīng)該只和產(chǎn)量、良率和利用率結(jié)合起來，晶圓所消耗的能源也要納入考量。