欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如果IP已經(jīng)采用OOC綜合那么是否可以將其修改為Global綜合方式?

FPGA技術(shù)驛站 ? 來源:FPGA技術(shù)驛站 ? 2023-11-16 09:11 ? 次閱讀

本文將介紹Vivado Non-Project模式幾個常見問題及解決方法。

問題1:如何讀入IP?

問題2:如果IP已經(jīng)采用OOC綜合那么是否可以將其修改為Global綜合方式?

問題3:如何對IP執(zhí)行OOC綜合?

問題4:如何對用戶模塊執(zhí)行OOC綜合并將其集成到整個設(shè)計流程中?

相比于Project模式,Vivado Non-Project模式可以提供用戶更多的控制權(quán),進(jìn)而用戶可以自主管理整個編譯流程,可以根據(jù)需要選擇是否生成相應(yīng)的dcp文件或者相關(guān)報告。但也面臨一個問題就是需要借助Tcl腳本,同時所用到的Tcl命令和Project模式有很大不同且兩者不可混用。

問題1:Non-Project模式下如何導(dǎo)入IP,是用read_ip還是import_ip?

我們知道對于Vivado IP Catalog中的IP,只能采用Vivado進(jìn)行綜合。Vivado提供了兩種綜合方式:Global和Out-of-context(OOC),如下圖所示。其中OOC模式就是單獨對IP進(jìn)行綜合生成相應(yīng)的dcp文件。

db4723fa-8413-11ee-939d-92fbcf53809c.png

對于設(shè)計中用到的IP,建議采用VivadoManage IP創(chuàng)建IP工程,單獨對IP進(jìn)行管理,如下圖所示。

db66b1c0-8413-11ee-939d-92fbcf53809c.png

創(chuàng)建IP工程后即可定制IP,如下圖所示,定制了兩個IP:char_fifo和clk_core。其中前者采用OOC綜合方式,可以看到其圖標(biāo)處有一個橙色方塊。后者為Global綜合方式。通常情況下,建議對IP采用OOC綜合方式并在IP工程中完成對IP的單獨綜合。

db7f95dc-8413-11ee-939d-92fbcf53809c.png

這種情況下Non-Project模式讀入IP時需要用命令read_ip,而不是import_ip,即使會報告如下圖所示警告(忽略該警告,盡管這個警告是建議使用import_ip,但import_ip是在Project模式時使用的)。

db963af8-8413-11ee-939d-92fbcf53809c.png

實際上read_ip讀入的不只是.xci文件,已經(jīng)完成OOC綜合所產(chǎn)生的所有輸出文件都會被讀入,包括dcp文件,因此這種情況下并不需要再次對IP綜合,而是可以直接進(jìn)行頂層設(shè)計的綜合,相應(yīng)腳本如下圖所示。

其中代碼第9行set_part命令用于指定當(dāng)前工程用到的具體芯片型號,代碼第17行用于驗證read_ip讀入的文件包括IP對應(yīng)的dcp文件。

dbdd0726-8413-11ee-939d-92fbcf53809c.png

問題2:如果IP已經(jīng)采用OOC綜合那么是否可以將其修改為Global綜合方式?







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • fifo
    +關(guān)注

    關(guān)注

    3

    文章

    390

    瀏覽量

    43890
  • CLK
    CLK
    +關(guān)注

    關(guān)注

    0

    文章

    127

    瀏覽量

    17240
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    815

    瀏覽量

    66921
  • OOC
    OOC
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    4818

原文標(biāo)題:Vivado Non-Project模式幾個常見問題

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    GSM給您解釋解釋XILINX XST綜合的選項的含義(完成)

    采用這種模式;當(dāng)然在綜合和優(yōu)化時,需要的時間較長?!綰se Synthesis Constraints File】:使用綜合約束文件。如果選擇了該選項,
    發(fā)表于 02-24 10:44

    verilog HDL 可綜合模型的結(jié)構(gòu)

    綜合模型的結(jié)構(gòu)如果程序只用于仿真,那么幾乎所有的語法和編程語句都可以使用。但如果程序是用于硬件實現(xiàn),
    發(fā)表于 10-20 08:10

    淺談IC設(shè)計中邏輯綜合

    很明顯,這里就沒有論述到。在通常情況下,依照上述的這些方法就能夠優(yōu)化設(shè)計并滿足要求。如果采用上述方法后還不能消除關(guān)鍵路徑達(dá)到設(shè)計要求,就需要改進(jìn)系統(tǒng)級設(shè)計,修改RTL代碼,再重新進(jìn)行綜合
    發(fā)表于 05-16 20:02

    verilog可綜合與不可綜合-學(xué)習(xí)一下

    ,casez,wand,triand,wor,trior,real,disable,forever,arrays,memories,repeat,task(當(dāng)task中程序是組合邏輯時就可以綜合
    發(fā)表于 01-05 19:42

    verilog 循環(huán)以及@(clock)的綜合

    1,在一個verilog程序里,如果循環(huán)是一個循環(huán)次數(shù)不可定的循環(huán),那么它能被綜合工具綜合嗎2,如果程序里有always @(clock)里
    發(fā)表于 02-03 15:29

    xilinx EDF已經(jīng)綜合過的網(wǎng)表文件怎樣添加到Vivado工程中?

    xilinx EDF已經(jīng)綜合過的網(wǎng)表文件怎樣添加到Vivado工程中?買了一個第三方的IP,給出了端口列表和核心模塊發(fā)射機(jī)的.edf已經(jīng)綜合
    發(fā)表于 09-07 11:34

    Linux Vivado怎么實現(xiàn)一次運行四個或更多OOC模塊 ?

    項目中的相同OOC模塊一次編譯四個,而在我的Linux機(jī)器上,OOC模塊一次只編譯一個。我嘗試了以下TCL命令,但它似乎沒有解決我的問題:launch_runs synth_1 -jobs 4如果有人有任何
    發(fā)表于 04-29 10:03

    如何從綜合中排除特定的OOC模塊?

    相當(dāng)大的設(shè)計,需要大約一個半小時才能構(gòu)建。我發(fā)現(xiàn)OOC模塊占用了大約三分之一的時間,并且想知道是否有辦法從合成中排除未修改IP塊。我嘗試使用以下TCL命令從
    發(fā)表于 04-29 07:43

    FPGA的邏輯仿真以及邏輯綜合的一些原則

    設(shè)計的綜合l分塊綜合當(dāng)設(shè)計規(guī)模很大時,綜合也會耗費很多時間。如果設(shè)計只更改某個模塊時,可以分塊綜合
    發(fā)表于 05-15 07:00

    網(wǎng)絡(luò)綜合布線的特點

    線路自成獨立系統(tǒng),在改建或擴(kuò)建時互相不會影響。綜合布線系統(tǒng)的所有布線部件采用積木式的標(biāo)準(zhǔn)件和模塊化設(shè)計。因此,部件容易更換,便于排除障礙,且采用集中管理方式,有利于分析、檢查、測試和維
    發(fā)表于 06-13 13:54

    Vivado邏輯分析儀使用教程

    的全局(Global綜合方式,將頂層之下的所有邏輯模塊都進(jìn)行綜合,但是設(shè)置為OOC方式的模塊除
    發(fā)表于 04-17 16:33

    關(guān)于高阻態(tài)和OOC(out of context)綜合方式

    Xilinx Vivado工具支持僅將系統(tǒng)設(shè)計的一部分進(jìn)行綜合,即OOC(out of context)綜合方式。OOC
    發(fā)表于 03-21 09:50 ?5824次閱讀

    修改BRAM初始化值的避免綜合與實現(xiàn)

    1、引言 以交換機(jī)設(shè)計為例。在交換機(jī)設(shè)計前期,轉(zhuǎn)發(fā)表項是固化在交換機(jī)內(nèi)部的(給FPGA片內(nèi)BRAM初始值),但是在測試過程中,往往需要對表項進(jìn)行修改,如果直接修改BRAM的coe文件,則需要重新
    的頭像 發(fā)表于 11-30 15:37 ?2705次閱讀
    <b class='flag-5'>修改</b>BRAM初始化值的避免<b class='flag-5'>綜合</b>與實現(xiàn)

    Vivado使用技巧分享:OOC綜合技術(shù)運行流程

    創(chuàng)建綜合運行 一個“運行(run)”是指定義和配置設(shè)計在綜合過程中的各方面,包括:使用 的Xilinx器件、應(yīng)用的約束集、啟動單個或多個綜合的選項、控制綜合引擎結(jié)果的選項。點擊Flow
    的頭像 發(fā)表于 01-02 09:03 ?4376次閱讀
    Vivado使用技巧分享:<b class='flag-5'>OOC</b><b class='flag-5'>綜合</b>技術(shù)運行流程

    恒訊科技分析:香港服務(wù)器centos修改ip地址的方法有哪些?

    =新的子網(wǎng)掩碼4、修改網(wǎng)關(guān):如果需要修改網(wǎng)關(guān),找到并修改GATEWAY行,將其值更改為新的網(wǎng)關(guān)
    的頭像 發(fā)表于 10-23 15:08 ?266次閱讀
    恒訊科技分析:香港服務(wù)器centos<b class='flag-5'>修改</b><b class='flag-5'>ip</b>地址的方法有哪些?