欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

帶時鐘接收器的DDR5設(shè)計方法

要長高 ? 來源:EETOP編譯 ? 2023-11-16 17:42 ? 次閱讀

在今年的 DesignCon 2023 活動中,美光科技(Micron)展示了所有關(guān)于 DDR5 設(shè)計挑戰(zhàn)的演講,例如DRAM 內(nèi)部對決策反饋均衡器 ( DFE )的需求。西門子EDA(Siemens EDA)和 Micron 聯(lián)手撰寫了一份關(guān)于該主題的 25 頁詳細(xì)白皮書,我能夠從這篇短文中歸納出一些要點。

DDR5 規(guī)范于 2020 年推出,數(shù)據(jù)傳輸帶寬為 3200MT/s,需要均衡 (EQ) 電路來解決通道損傷問題。

DFE 旨在克服符號間干擾 ( ISI ) 的影響,美光的設(shè)計人員必須考慮 DRAM DFE 中的時鐘、Rx 眼圖評估、誤碼率 (BER) 和抖動分析。IBIS-AMI模型用于對 DDR5 行為以及 EDA 工具統(tǒng)計仿真流程進(jìn)行建模。

DDR5 規(guī)范的一部分是 DRAM Rx 內(nèi)部的 4-tap DFE,DFE查看過去接收的數(shù)據(jù)比特,以消除比特位中的任何ISI。DFE首先應(yīng)用一個電壓偏移來消除ISI,然后限幅器將當(dāng)前位量化為高位或低位。EETOP編譯自semiwiki

圖片

DDR5 規(guī)范中的典型 4-tap DFE

對于 DDR5,時鐘是差分選通信號(DQS_t、DQS_c),并且它沿著單端數(shù)據(jù)信號 (DQ) 轉(zhuǎn)發(fā)到 Rx。DQS 信號被緩沖,然后扇出到最多 8 個 DQ 鎖存器的時鐘輸入,從而導(dǎo)致時鐘樹延遲。

圖片

DQS 時鐘樹延遲

最大眼圖高度為 95mV,最大眼圖寬度為 0.25 單位間隔 (UI),或僅為 78.125ps。使用統(tǒng)計方法測量 1e-16 的 BER 是最實用的。

IBIS 模型已用于多代 DDR 系統(tǒng),支持端到端系統(tǒng)仿真,但從 DDR5 開始添加 EQ 功能和 BER 眼圖模板要求,人們尋求新的仿真模型和分析。通過 IBIS-AMI 建模,可以實現(xiàn)快速、準(zhǔn)確的 Si 仿真,可跨 EDA 工具移植,同時保護 IO 細(xì)節(jié)的 IP。IBIS-AMI支持統(tǒng)計和逐位仿真模式,統(tǒng)計流程如下所示。

圖片

統(tǒng)計仿真流程

這個流程的結(jié)果是一個統(tǒng)計學(xué)上的眼圖,可用于測量不同誤碼率水平下的眼圖輪廓。

DDR5仿真實例

使用 Micron 提供的 DQ 和 DQS IBIS-AMI 模型在HyperLynx LineSim工具中對 DDR5 仿真進(jìn)行建模,以下是系統(tǒng)原理圖。

圖片

DDR5系統(tǒng)原理圖

EDA工具在指定的時鐘時間捕捉波形,其中時鐘時間內(nèi)的時序不確定性被轉(zhuǎn)移到所產(chǎn)生的輸出眼圖中,在限幅器及其時鐘量化之前重建電壓和時序裕量。

圖片

Variable clock times

DQS 和 DQ 時序不確定性都會影響眼圖,類似于時序裕度。圖 A 顯示注入到 DQ 信號的抖動,圖 B 顯示注入到 DQS 信號的抖動。DQ(紅色)和 DQS(綠色)抖動一起顯示在圖 C 中。

圖片

Timing bathtub curve

甚至可以對各種組合中的 DQ 信號和 DQS 信號進(jìn)行正弦抖動效應(yīng)建模,以查看 BER 和時序浴盆曲線結(jié)果。DDR5 具有 Rj、Dj 和 Tj 測量,而不是周期和周期間抖動測量??梢?a href="http://www.delux-kingway.cn/analog/" target="_blank">模擬 Rx 和 Rj 值對 BER 圖的影響以及bathtub curve時序。

圖片

數(shù)據(jù)上的 Rx Rj 與數(shù)據(jù)和時鐘組合的比較

超越線性和時不變 (LTI) 建模,多重邊沿響應(yīng) (MER) 技術(shù)使用一組上升沿和下降沿。通過定制的高級 IBIS-AMI 流程,它對每個 MER 邊緣執(zhí)行統(tǒng)計分析,然后將組合效果疊加到輸出眼圖中。

圖片

逐位高級仿真結(jié)果

在建模中添加 2% 的 Tx Rj 值可顯示更真實的 BER 降級圖結(jié)果。

總結(jié)

信號完整性效應(yīng)主導(dǎo) DDR5 系統(tǒng)的設(shè)計,因此要獲得準(zhǔn)確的結(jié)果,需要對所有新的物理效應(yīng)進(jìn)行詳細(xì)建模。Rx AMI 模型的 IBS-AMI 規(guī)范已更新為使用轉(zhuǎn)發(fā)時鐘。Micron 展示了他們?nèi)绾问褂脮r鐘 DDR5 模擬流程來模擬新效應(yīng),包括非 LTI 效應(yīng),并實現(xiàn) 1e-16 及以下的 BER 模擬。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 接收器
    +關(guān)注

    關(guān)注

    14

    文章

    2482

    瀏覽量

    72263
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    4130

    瀏覽量

    134079
  • 時鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1748

    瀏覽量

    131874
  • DDR5
    +關(guān)注

    關(guān)注

    1

    文章

    431

    瀏覽量

    24227
收藏 人收藏

    評論

    相關(guān)推薦

    DDR5內(nèi)存與DDR4內(nèi)存性能差異

    DDR5內(nèi)存與DDR4內(nèi)存性能差異 隨著技術(shù)的發(fā)展,內(nèi)存技術(shù)也在不斷進(jìn)步。DDR5內(nèi)存作為新一代的內(nèi)存技術(shù),相較于DDR4內(nèi)存,在性能上有著顯著的提升。 1. 數(shù)據(jù)傳輸速率
    的頭像 發(fā)表于 11-29 14:58 ?841次閱讀

    DDR5內(nèi)存的工作原理詳解 DDR5DDR4的主要區(qū)別

    DDR5內(nèi)存的工作原理詳解 1. DDR5內(nèi)存簡介 DDR5(Double Data Rate 5)是第五代雙倍數(shù)據(jù)速率同步動態(tài)隨機存取存儲
    的頭像 發(fā)表于 11-22 15:38 ?2423次閱讀

    揭秘DDR5的讀寫分離技術(shù)奧秘

    在系統(tǒng)級仿真中,與DDR4-3200 相比,更高數(shù)據(jù)速率下的 DDR5 的有效帶寬幾乎是其兩倍。這種改進(jìn)是通過提高數(shù)據(jù)速率和增強架構(gòu)來實現(xiàn)的。DDR5 包含從 3200 MT/s 到 8800 MT
    的頭像 發(fā)表于 11-14 11:12 ?690次閱讀
    揭秘<b class='flag-5'>DDR5</b>的讀寫分離技術(shù)奧秘

    無線時鐘接收器怎么連接

    無線時鐘接收器是一種設(shè)備,它能夠接收無線信號并將其轉(zhuǎn)換成時間信息,通常用于同步時鐘或作為時鐘源。這些接收
    的頭像 發(fā)表于 09-06 17:28 ?541次閱讀

    無線時鐘接收器串頻怎么回事

    無線時鐘接收器串頻問題是一個涉及無線電通信、時鐘同步和電子設(shè)備設(shè)計等多個領(lǐng)域的復(fù)雜問題。 1. 無線時鐘接收器的工作原理 無線
    的頭像 發(fā)表于 09-06 17:27 ?437次閱讀

    Rambus推出DDR5客戶端時鐘驅(qū)動器

    在追求極致性能與效率的科技浪潮中,Rambus再次引領(lǐng)行業(yè)前行,正式宣布推出面向下一代高性能臺式電腦與筆記本電腦的DDR5客戶端時鐘驅(qū)動器(CKD)。這一創(chuàng)新舉措標(biāo)志著Rambus將其在服務(wù)領(lǐng)域的先進(jìn)內(nèi)存接口技術(shù)成功擴展至廣闊
    的頭像 發(fā)表于 09-03 15:26 ?618次閱讀

    Rambus推出DDR5客戶端時鐘驅(qū)動器,將業(yè)界領(lǐng)先的內(nèi)存接口芯片產(chǎn)品擴展到高性能 PC領(lǐng)域

    通過豐富的服務(wù)內(nèi)存專業(yè)知識滿足臺式和筆記本PC日益增長的AI、游戲和內(nèi)容創(chuàng)作需求 新推出的客戶端產(chǎn)品,包括 DDR5客戶端時鐘驅(qū)動器和 SPD Hub 支持先進(jìn)的DDR5客戶端 DI
    發(fā)表于 08-29 10:45 ?887次閱讀
    Rambus推出<b class='flag-5'>DDR5</b>客戶端<b class='flag-5'>時鐘驅(qū)動器</b>,將業(yè)界領(lǐng)先的內(nèi)存接口芯片產(chǎn)品擴展到高性能 PC領(lǐng)域

    Introspect DDR5/LPDDR5總線協(xié)議分析儀

    DDR5 RDIMM測試系統(tǒng),DDR5內(nèi)存測試系統(tǒng), DDR5 MR-DIMM測試系統(tǒng),DDR5 RCD/DB芯片測試,DDR5芯片測試,
    發(fā)表于 08-06 12:03

    DDR5內(nèi)存條上的時鐘走線

    DDR5標(biāo)準(zhǔn)JESD79-5文件中沒有明確的控制阻抗建議,DDR4時代基本內(nèi)存條上時鐘阻抗還是跟著芯片、主板走的70-80歐姆。線寬相對而言比較細(xì)。不知道你開始使用
    的頭像 發(fā)表于 07-16 17:47 ?2232次閱讀
    <b class='flag-5'>DDR5</b>內(nèi)存條上的<b class='flag-5'>時鐘</b>走線

    0706線下活動 I DDR4/DDR5內(nèi)存技術(shù)高速信號專題設(shè)計技術(shù)交流活動

    米)02活動內(nèi)容1、本次活動重點分析DDR4/DDR5的內(nèi)存控制原理,內(nèi)存控制技術(shù)中的讀寫原理方法、原理圖設(shè)計和關(guān)鍵的信號特征。講解DDR4/DDR
    的頭像 發(fā)表于 07-06 08:12 ?406次閱讀
    0706線下活動 I <b class='flag-5'>DDR</b>4/<b class='flag-5'>DDR5</b>內(nèi)存技術(shù)高速信號專題設(shè)計技術(shù)交流活動

    瀾起科技率先試產(chǎn)DDR5時鐘驅(qū)動器( CKD )芯片

    上海2024年4月10日 /美通社/ -- 瀾起科技宣布在業(yè)界率先試產(chǎn)DDR5第一子代時鐘驅(qū)動器芯片(簡稱CKD),該產(chǎn)品應(yīng)用于新一代客戶端內(nèi)存,旨在提高內(nèi)存數(shù)據(jù)訪問的速度及穩(wěn)定性,以匹配日益提升
    的頭像 發(fā)表于 04-10 14:28 ?794次閱讀

    瀾起科技宣布在業(yè)界率先試產(chǎn)DDR5第一子代時鐘驅(qū)動器芯片

    瀾起科技宣布在業(yè)界率先試產(chǎn)DDR5第一子代時鐘驅(qū)動器芯片(簡稱CKD),該產(chǎn)品應(yīng)用于新一代客戶端內(nèi)存,旨在提高內(nèi)存數(shù)據(jù)訪問的速度及穩(wěn)定性,以匹配日益提升的CPU運行速度及性能。
    的頭像 發(fā)表于 04-10 10:40 ?603次閱讀

    瀾起科技DDR5一代時鐘驅(qū)動器芯片試產(chǎn)成功

    過去,寄存時鐘驅(qū)動器(RCD)芯片即具備時鐘驅(qū)動功能,常用于服務(wù)領(lǐng)域的 RDIMM 或 LRDIMM 模組,而尚未引入 PC 端前的道路。時至今日,隨著 DDR5 技術(shù)的迅猛發(fā)展,當(dāng)
    的頭像 發(fā)表于 04-10 10:03 ?761次閱讀

    DDR5測試技術(shù)更新漫談

    工業(yè)類設(shè)備,從終端產(chǎn)品到數(shù)據(jù)中心,用于CPU進(jìn)行數(shù)據(jù)處理運算的緩存。近20多年來,經(jīng)歷了從SDRAM發(fā)展到DDR RAM,又從DDR發(fā)展到目前的DDR5,每一代 DDR 技術(shù)在帶寬、性
    的頭像 發(fā)表于 04-01 11:37 ?1269次閱讀
    <b class='flag-5'>DDR5</b>測試技術(shù)更新漫談

    DDR5內(nèi)存接口芯片組如何利用DDR5 for DIMM的優(yōu)勢?

    2021 年,JEDEC 宣布發(fā)布 JESD79-5 DDR5 SDRAM 標(biāo)準(zhǔn),標(biāo)志著行業(yè)向 DDR5 dual-inline memory modules (DIMM) 的過渡。
    的頭像 發(fā)表于 03-17 09:50 ?3273次閱讀
    <b class='flag-5'>DDR5</b>內(nèi)存接口芯片組如何利用<b class='flag-5'>DDR5</b> for DIMM的優(yōu)勢?